本页使用了标题或全文手工转换

ΔΣ調變

维基百科,自由的百科全书
跳转至: 导航搜索
圖1-一階ΔΣ調變器的方塊圖

Delta-Sigma(ΔΣ)調變(或稱Sigma-Delta(ΣΔ)調變SDM,中文譯作三角積分調變)是把高分辨率信号用脉冲密度调制编码为低分辨率信号的一种方法,推導自delta調變原理的類比數位或是數位至類比轉換技術。ADC或是DAC可藉由低成本的CMOS製程實現此一技術,也就是像數位IC一樣的製程。基於上述理由,即便本技術早在1960年代已經提出,但是要到近年來由於半導體技術精進才得以普遍的使用。幾乎所有的類比IC製造商都有提供Sigma-Delta轉換器產品。

原理[编辑]

圖2-二階ΔΣ調變器的方塊圖

ADC可被认为是一个压控震荡器,控制电压为被测量的电压,线性和比例性由负迴授决定。 振荡器输出为一个脉冲串,每个脉冲为已知,常量,幅度=V且持续时间为dt,因此有一个已知的积分=Vdt但是变化的分离间隔 。脉冲的间隔由迴授電路决定,所以一个低输入电压产出一个脉冲间的长间隔;而一个高输入电压产生一个短间隔。实际上,忽略开关错误,脉冲间的间隔与该间隔内输入电压的平均成反比,因此在该间隔ts内,是一个平均输入电压的样本,与v/ts成正比。

最终的输出数是输入电压(该电压由脉冲计数决定)的数字化在一个固定加总间隔=Ndt产出一个计数,Σ。脉冲串的积分为ΣVdt其在时间间隔Ndt内被生成,因此输入电压在加总周期内的平均为VΣ/N,而且是平均的平均所以只遭受很小的变化。

达成的精度取决于已知V的精度和一个计数内N的精度及分辨率。

上面描述的脉冲可被认为是迪拉克方程的形式化分析,计数可被认为 Σ。在ADC的转化中,正是这些脉冲串被delta-sigma调制所传递。 ΔΣ架構主要是在對訊號的大小做一個粗略的估計,然後量測其誤差,將其積分並補償之,最後輸出的平均值會等於輸入訊號的平均值(若誤差的積分為有限值)。

積分器的數量決定了ΔΣ調變電路的階數(Order),圖2中所示為二階ΔΣ電路;階數越高時,noise shaping效果越好,但相對付出代價是穩定度必須妥善考量。

ΔΣ調變電路也可以用量化器的輸出位元數來分類,當使用N階的比較器時,輸出為log2N-bit;基於線性度的考量,常見的ΔΣ電路為1-bit組態,也就是輸出僅有兩個位準:0或1。

Noise Shaping效果[编辑]

圖3-ΔΣ調變器的noise shaping曲線和noise頻譜

由微分器、積分器構成的ΔΣ調變電路,會因其微分特性而對量化雜訊(Quantization noise)產生一種高通濾波的效果。一般線性PCM中產生的量化雜訊平均分布在各頻率上,基於前述特性,可以將量化雜訊推往高頻,而產生noise shaping功效。將取樣頻率設高,則人耳可聽到的頻段相對低頻, 此時將已經被推往高頻的量化雜訊以低通濾波器濾除,則可以得到量化雜訊較少的原訊號。

當ΔΣ調變階數越多時,noise shaping效果也會越顯著,如圖所示為1~3階ΔΣ的noise shaping效果。

AD转换[编辑]

对于AD转换,可以把它想象为一个压控振盪器。被测量电压是压控振盪器控制电压,线性度和比例由负回授回路决定。振盪器的输出是一连串的已知脉冲,宽度 dt,幅度 V,积分为Vdt。但是,各个脉冲之间的时间间隔是可变的。脉冲间隔由回授電路决定,低电压产生长间隔,高电压产生短间隔。事实上,如果不考虑转换误差,脉冲间隔和此段时间输入电压的平均值成反比。 最终,在固定的时间周期Ndt内,输出计数值Σ将反映出输入电压的大小。脉冲的积分为ΣVdt。平均电压为VΣ/N。精确度取决于V的准确度,N中单位计数的准确度和解析度。可以通过改变采样总时间Ndt,或者固定比例倒计时等方法,改变输入电压和对应数字电压比例。可以将脉冲视为δ (delta) 函数,计数值为Σ (sigma)。

結構[编辑]

超取樣(Oversampling)[编辑]


參見[编辑]

參考資料[编辑]

相關出版品[编辑]