可程式陣列邏輯

MMI PAL 16R6 in 20-pin DIP

AMD 22V10 in 24-pin DIP

可程式化陣列邏輯（英语：Programmable Array Logic, PAL），是一種以CMOS的設計技術設計的可程式邏輯裝置（PLD）。

歷史

在PLC問世之前，數字邏輯電路設計都是採用小規模集成（SSI）的部分，例如在7400系列的TTL（晶體管晶體管邏輯 ）家族;7400系列包括各種邏輯構建模塊，如閘道（NOT, NAND, NOR, AND, OR），multiplexers（ MUXes ）及demultiplexers（DEMUXes） ，flip flops（ D型, JK等）及其他。

PALs 並非第一個商業化的PLC; Signetics 在1975年已經開始銷售 field programmable logic array (FPLA)。但是 FPLA 又慢（因為同時有programmable-AND 和 programmable-OR arrays）又貴，無法取得市場青睞。FPLA過大也是一個原因。

第一代PAL是由Monolithic記憶體公司（Monolithic Memories, Inc.，簡稱：MMI）所推出，第一個在商業化市場運用的PLD。MMI公司在20-pin（20支接腳、引腳、腳位）的PAL方面相當成功，之後超微（AMD）公司也推出了22V10，22V10也是顆PAL，具有原先PAL所有的特性特點，但接腳數增至24-pin。

架構

PAL可分成二個部份：Programmable logic plane與Output logic

程式化 PALs

PALASM 設計 4-位元計數器

很少人懂得PAL程式設計, PAL的程式化部份會有一些third-party, 像是 DATA/IO.

程式人員經常使用硬體描述語言（hardware description language，HDL）例如 Data I/O's ABEL, Logical Devices' CUPL, 或 MMI's PALASM.

PALASM是一種早期的硬體描述語言，主要是用來開發、撰寫能燒錄（program）至可程式陣列邏輯（PAL）的可程式邏輯裝置（PLD）內。

ABEL

Data I/O 公司推出 ABEL.

CUPL

Logical Devices公司推出 Universal Compiler for Programmable Logic (CUPL), 可執行於 MSDOS 系統之上.

後續發展

其他較大型的可编程逻辑器件还包括现场可编程逻辑门阵列（FPGA）. 目前經常使用於 Altera 與 Xilinx。

參見

• 可程式邏輯陣列

參考書目

• Birkner, John; Coli, Vincent, PAL Programmable Array Logic Handbook. 2, Monolithic Memories, Inc. 1981 

• Monolithic Memories, Inc. "PAL Programmable Array Logic Handbook", third edition. 1983.
• JEDEC Standard JESD3-C, Standard Data Transfer Format Between Data Preparation System and Programmable Logic Device Programmer, June 1994