同或门

维基百科,自由的百科全书
跳转至: 导航搜索
基本逻辑门
  NOT
AND NAND
OR NOR
XOR XNOR
输入
A   B
输出
A XNOR B
0 0 1
0 1 0
1 0 0
1 1 1

同或门英语XNOR gate,偶尔写作ENOR gateExNOR gate)(在intel處理器中,此像功能被命名為"test"),又称异或非门,是数字逻辑中实现逻辑双条件逻辑门,功能见右侧真值表。若两个输入的电平相同,则输出为高电平(1);若两个输入的电平相异,则输出为低电平(0)。

概述[编辑]

下列包括逻辑门的3种符号:形状特征型符号(ANSI/IEEE Std 91-1984)、IEC矩形国标符号(IEC 60617-12)和不再使用的DIN符号(DIN 40700)。其他的逻辑门符号见逻辑门符号表

表达式 符号 功能表 继电器逻辑
ANSI/IEEE Std 91-1984 IEC 60617-12 DIN 40700
Y = \overline{A \oplus B}

Y = {A \odot B}

Y = \overline{A \,\underline{\lor}\, B}

Y = A \,\overline{\underline{\lor}}\, B
XNOR ANSI.svg
XNOR IEC.svg

IEC XNOR.svg
XNOR DIN.svg


XNOR DIN 2.svg
A B Y = A \oplus B
Y = \overline{A \oplus B}
0 0 0 1
0 1 1 0
1 0 1 0
1 1 0 1
Relay xnor.svg

Y = \overline{A \oplus B}等价於Y = A \cdot B + \overline{A} \cdot \overline{B}

硬件描述和引脚分配[编辑]

同或门是基本的逻辑门,因此在TTLCMOS集成电路中都是可以使用的。标准的4000系列英语4000 seriesCMOS集成电路为4077,包含四个独立的2输入同或门。引脚分配如下:

74266四同或门DIP封装集成电路的引脚分配图
  1. 输入A1
  2. 输入B1
  3. 输出Q1
  4. 输出Q2
  5. 输入B2
  6. 输入A2
  7. Vss
  8. 输入A3
  9. 输入B3
  10. 输出Q3
  11. 输出Q4
  12. 输入B4
  13. 输入A4
  14. Vdd

包括NXP在内的很多半导体制造商都生产这一元件,封装方式分为直插DIP封装SOIC封装英语small-outline integrated circuit两种。元件的数据表可在大多数元件数据库查询到。

备选方案[编辑]

如果没有现成的同或门,我们可利用四个或非门或五个与非门来实现,连线方法见下图。因为与非门和或非门是“通用的门电路”,因此任何一个逻辑函数都可单独由与非逻辑或非逻辑来实现。

仅用或非门实现的同或门
仅用与非门实现的同或门

参见[编辑]

参考文献[编辑]

  • Tietze, Ulrich; Schenk, Christoph. Halbleiter-Schaltungstechnik. Springer. 2002.12. ISBN 3-540-42849-6. 
  • Beuth, Klaus. Digitaltechnik. Vogel. 1998.10. ISBN 3-8023-1755-6. 
  • Seifart, Manfred; Beikirch, Helmut. Digitaltechnik. Technik. 1998.5. ISBN 3-341-01198-6.