场效应管

维基百科,自由的百科全书
跳转至: 导航搜索
大功率N沟道场效应晶体管

场效应晶体管英语field-effect transistor,缩写:FET)是一种通过电场效应控制电流的电子元件。

它依靠电场去控制导电沟道形状,因此能控制半导体材料中某种类型载流子的沟道的导电性。场效应晶体管有时被称为单极性晶体管,以它的单载流子型作用对比双极性晶体管。尽管由于半导体材料的限制,以及曾经双极性晶体管比场效应晶体管容易制造,场效应晶体管比双极性晶体管要晚造出,但场效应晶体管的概念却比双极性晶体管早。[1]

历史[编辑]

场效应晶体管于1925年由Julius Edgar Lilienfeld和于1934年由Oskar Heil分别发明,但是实用的器件一直到1952年才被制造出来(結型場效應管)。1960年Dawan Kahng发明了金属氧化物半导体场效应晶体管,从而大部分代替了JFET,对电子行业的发展有着深远的意义。

电极[编辑]

一个n型MOSFET的横截面

所有的FET都有栅极(gate)、漏极(drain)、源极(source)三个端,分别大致对应雙極性電晶體的基极(base)、集电极(collector)和发射极(emitter)。除了結型場效應管外,所有的FET也有第四端,被称为体(body)、基(base)、块体(bulk)或衬底(substrate)。这个第四端可以将晶体管调制至运行;在电路设计中,很少让体端发挥大的作用,但是当物理设计一个集成电路的时候,它的存在就是重要的。在图中栅极的长度(length)L,是指源和漏的距离。宽度(width)是指晶体管的范围,在图中和横截面垂直。通常情况下宽度比长度大得多。长度1微米的栅极限制最高频率约为5GHz,0.2微米则是约30GHz。

这些端的名称和它们的功能有关。栅极可以被认为是控制一个物理栅的开关。这个栅极可以通过制造或者消除源极和漏极之间的沟道,从而允许或者阻碍电子流过。如果受一个外加的电压影响,电子流将从源极流向漏极。体很简单的就是指栅、漏、源极所在的半导体的块体。通常体端和一个电路中最高或最低的电压相连,根据类型不同而不同。体端和源极有时连在一起,因为有时源也连在电路中最高或最低的电压上。当然有时一些电路中FET并没有这样的结构,比如级联传输电路和串叠式电路

组成[编辑]

FET由各种半导体构成,目前是最常见的。大部分的FET是由传统块体半导体制造技术制造,使用单晶半导体硅片作为反应区,或者沟道。

大部分的不常见体材料,主要有非晶硅多晶硅或其它在薄膜晶体管中,或者有机场效应晶体管中的非晶半导体。有机场效应晶体管基于有机半导体,常常用有机栅绝缘体和电极。

场效应晶体管的类型[编辑]

标准电压下的耗尽型场效应管。从左到右依次依次为:结型场效应管,多晶硅金属—氧化物—半导体场效应管,双栅极金属—氧化物—半导体场效应管,金属栅极金属—氧化物—半导体场效应管,金属半导体场效应管。  耗尽层 ,  电子 ,  空穴 ,  金属 ,  绝缘体 . 上方:源极,下方:漏极,左方:栅极,右方:主体。电压导致通道形成的细节没有画出

掺杂FET(解释如下)的沟道用来制造N型半导体P型半导体。在耗尽模式的FET下,漏和源可能被掺杂成不同类型至沟道。或者在提高模式下的FET,它们可能被掺杂成相似类型。场效应晶体管根据绝缘沟道和栅的不同方法而区分。FET的类型有:

  • DEPFET(Depleted FET)是一种在完全耗尽基底上制造,同时用为一个感应器、放大器和记忆极的FET。它可以用作图像(光子)感应器。
  • DGMOFET(Dual-gate MOSFET)是一种有两个栅极的MOSFET。
  • DNAFET是一种用作生物感应器的特殊FET,它通过用单链DNA分子制成的栅极去检测相配的DNA链。
  • FREDFET(Fast Recovery Epitaxial Diode FET)是一种用于提供非常快的重启(关闭)体二极管的特殊FET。
  • HEMT(高电子迁移率晶体管,High Electron Mobility Transistor),也被称为HFET(异质结场效应晶体管,heterostructure FET),是运用带隙工程在三重半导体例如AlGaAs中制造的。完全耗尽宽带隙造成了栅极和体之间的绝缘。
  • IGBT(Insulated-Gate Bipolar Transistor)是一种用于电力控制的器件。它和类双极主导电沟道的MOSFET的结构类似。它们一般用于漏源电压范围在200-3000伏的运行。功率MOSFET仍然被选择为漏源电压在1到200伏时的器件.
  • ISFET是离子敏感的场效应晶体管(Ion-Sensitive Field Effect Transistor),它用来测量溶液中的离子浓度。当离子浓度(例如pH值)改变,通过晶体管的电流将相应的改变。
  • JFET用相反偏置的p-n结去分开栅极和体。
  • MESFET(Metal-Semiconductor FET)用一个肖特基势垒替代了JFET的PN结;它用于GaAs和其它的三五族半导体材料。
  • MODFET(Modulation-Doped FET)用了一个由筛选过的活跃区掺杂组成的量子阱结构。
  • MOSFET用一个绝缘体(通常是二氧化硅)于栅和体之间。
  • NOMFET是纳米粒子有机记忆场效应晶体管(Nanoparticle Organic Memory FET)。[1]
  • OFET是有机场效应晶体管(Organic FET),它在它的沟道中用有机半导体。

FET工作[编辑]

n沟道结型场效应管的I–V特性和输出曲线图

FET通过影响导电沟道的尺寸和形状,控制从源到漏的电子流(或者空穴流)。沟道是由(是否)加在栅极和源极的电压而创造和影响的(为了讨论的简便,这默认体和源极是相连的)。导电沟道是从源极到漏极的电子流。

在一个n沟道耗尽模式器件,一个负的栅源电压将造成一个耗尽区去拓展宽度,自边界侵占沟道,使沟道变窄。如果耗尽区扩展至完全关闭沟道,源极和漏极之间沟道的电阻将会变得很大,FET就会像开关一样有效的关闭。类似的,一个正的栅源电压将增大沟道尺寸,而使电子更易流过。

相反的,在一个n沟道增强模式器件中,一个正的栅源电压是制造导电沟道所必需的,因为它不可能在晶体管中自然的存在。正电压吸引了体中的自由移动的电子向栅极运动,形成了导电沟道。但是首先,充足的电子需要被吸引到栅极的附近区域去对抗加在FET中的掺杂离子;这形成了一个没有运动载流子的被称为耗尽区的区域,这种现象被称为FET的阈值电压。更高的栅源电压将会吸引更多的电子通过栅极,则会制造一个从源极到漏极的导电沟道;这个过程叫做反型

无论是增强模式还是耗尽模式器件,在漏源电压远小于栅源电压时,改变栅极电压将改变沟道电阻,漏电流将和漏电压(相对于源极的电压)成之比。在这种模式下FET将像一个可变电阻一样运行,被称为线性模式欧姆模式[2][3]

如果漏源电压增长了,由于源漏电势的梯度,它将造成沟道形状上的一个很大的非对称改变。在沟道的漏末端,反型区域的形状变成夹断(pinched-off)。如果漏源电压进一步增长,沟道的夹断点将开始离开漏极,向源极移动。这种FET被称为饱和模式[4] 一些作者把它称为有源模式,为了更好的和双极晶体管操作区对比。[5][6] 当需要放大的时候一般用饱和模式或者欧姆模式与饱和模式的中间模式。中间模式有时被认为是欧姆或线性模式的一部分,尽管漏电流并不随着漏电压大致线性增长。

尽管在饱和模式下,栅源电压形成的导电沟道不再和源相连,载流子的流动并没有被禁止。重新考虑n沟道器件,耗尽区存在于p型体中的导电通道和漏、源区域周围。如果受到漏源电压向漏方向的吸引,组成沟道的电子将通过耗尽区自由的从沟道中移走。耗尽区将没有载流子,而有近似于的电阻。任何漏源电压的增长将增加漏极到夹断点的距离,相对于耗尽区增加的电阻和加在漏源上的电压成正比。这种正比的变化造成漏源电流保持相对固定的对漏源电压的独立变化,这和线性模式运行有所不同。尽管在饱和模式下,FET就像一个稳恒电流源而不是电阻,它可以在电压放大器中大多数有效的运用。在这种情况下,栅源电压决定了通过沟道的固定电流的大小。

用途[编辑]

IGBT在开关内燃机点燃管中有用。快速开关和电压阻碍能力在内燃机中是非常重要的。

大部分常用的FET是金屬氧化物半導體場效電晶體互補式金屬氧化物半導體过程技术是现代数字集成电路的基础。这个过程技术排列了相连成串的p沟道MOSFET和n沟道MOSFET(通常在提高模式),使得当一个开,另一个则关。

MOSFET中栅和沟道之间的脆弱绝缘层使得它在操作中容易受到静电损坏。器件在合适的设计电路中安装后则通常不成问题。

在FET中,当在线性模式下运行,电子能向各个方向流动通过沟道。当器件是特别的(但并不是经常的)从源极到漏极的对称制造,漏极和源极的名称变化有时是随机的。这使得FET适合用来开关路程间的模拟信号(多路技术)。例如,由这一概念,固体混合板就可以被构造出。

参考文献[编辑]

  1. ^ 1960 - Metal Oxide Semiconductor (MOS) Transistor Demonstrated(英文)
  2. ^ C Galup-Montoro & Schneider MC. MOSFET modeling for circuit analysis and design. London/Singapore: World Scientific. 2007: 83. ISBN 981-256-810-7. 
  3. ^ Norbert R Malik. Electronic circuits: analysis, simulation, and design. Englewood Cliffs, NJ: Prentice Hall. 1995: 315–316. ISBN 0-02-374910-5. 
  4. ^ RR Spencer & Ghausi MS. Microelectronic circuits. Upper Saddle River NJ: Pearson Education/Prentice-Hall. 2001: 102. ISBN 0-201-36183-3. 
  5. ^ A. S. Sedra and K.C. Smith. Microelectronic circuits Fifth Edition. New York: Oxford. 2004: 552. ISBN 0-19-514251-9. 
  6. ^ PR Gray, PJ Hurst, SH Lewis & RG Meyer. Analysis and design of analog integrated circuits Fourth Edition. New York: Wiley. 2001: §1.5.2 p. 45. ISBN 0-471-32168-0. 

参见[编辑]

外部链接[编辑]