控制匯流排

维基百科,自由的百科全书
跳转至: 导航搜索

控制匯流排英语Control Bus),是一種(部分)電腦匯流排,在電腦內部裡,中央處理器使用它來與其他裝置溝通。 當中央處理器正與位址匯流排上搭載資訊所指的裝置溝通,而数据匯流排搭載著要被處理的数据,控制匯流排則是搭載著中央處理器發出的命令和裝置所回應的狀態信號,舉例來說,假如数据想要被讀取或寫入裝置,相對應的訊號線(讀取或寫入)將被致能(邏輯零)。

訊號線[编辑]

在控制匯流排上有著不同數量與型式的訊號線,但對微處理器來說,它們是有共通性的基本訊號線,例如:

  • 讀取 (\overline R)。一條訊號線,當此訊號線被致能時(邏輯零),代表中央處理器要讀取指定的裝置。相反的,寫入動作是中央處理器要把資料送到記憶體(或輸入輸出裝置)。
  • 實現硬體重置動作。

外部連結[编辑]