硬件验证语言

维基百科,自由的百科全书
跳转至: 导航搜索

硬件验证语言英语Hardware Verification Language, HVL)是一种用硬件描述语言编写、用于电子电路设计验证编程语言。硬件验证语言通常具有类似C++Java这样高级语言的特点,同时又提供硬件描述语言那样的位运算功能。许多硬件验证语言能够生成有限的随机激励,并提供了功能覆盖结构,来辅助设计人员进行复杂的硬件验证。

SystemVerilogOpenVeraSystemC是最常用的硬件验证语言。[1][2]其中,SystemVerilog更是将硬件描述语言与硬件验证语言合并到单一标准。

参考文献[编辑]

外部链接[编辑]

相关条目[编辑]