组合逻辑电路

维基百科,自由的百科全书
(重定向自組合邏輯電路
跳转至: 导航搜索
Zhdl.jpg

数字电路理論中,组合逻辑电路combinatorial logiccombinational logic)是一種邏輯電路,它的任一时刻的稳态输出,仅仅与该时刻的输入变量的取值有关,而与该时刻以前的输入变量取值无关。這種電路跟时序逻辑电路相反,时序逻辑电路的輸出結果是依照目前的輸入和先前的輸入有關係。从电路结构分析,组合电路由各种逻辑门组成,网络中无记忆元件,也无反馈线。

組合邏輯是在電腦被用來做輸入的訊號跟儲存的資料作逻辑代数運算之用。實際上電腦電路都會混用包含組合邏輯和时序邏輯的電路。舉例來說,算術運算邏輯單元 (ALU) 中,儘管 ALU 是由循序邏輯的程序裝置所控制,而數學的運算就是從組合邏輯製產生的。

组合电路的分析[编辑]

由已知的逻辑电路图,找出输入变量和输出函数之间的逻辑关系,达到分析电路功能,评价设计好坏,维护系统硬件,改善电路设计的目的,这个过程称为数字电路的逻辑分析。

组合电路分析的步骤:

Zhfx.jpg

组合电路的设计[编辑]

逻辑设计又称为逻辑综合,根据给定的逻辑条件或者提出的逻辑功能,整理出满足该逻辑的电路,这个过程称为数字电路的逻辑设计。

组合电路设计的步骤:

Zhsj.jpg