鉴频鉴相器

在电子学中，鉴频鉴相器（Phase Frequency Detector）是一种能将两种输入信号的相位进行比较并输出频率误差和相位误差信息的设备，是锁相环电路的一个关键部件。它有两个不同的输入信号。在锁相环中，输入信号通常一个来自压控振荡器，另一个由外部信号源提供，其输出信号将指导后续环路如何调整来继续锁相。

在锁相环中，鉴频鉴相器输出的相差信号被积分电路平滑，反馈到环路滤波器和分频电路（可能存在）。通过环路滤波器和分频电路后，平滑的信号继续被馈送到压控振荡器，该振荡器产生一个与输入电压成比例的频率输出信号。压控振荡器的输出信号继续被反馈到鉴频鉴相器，以使频率稳定。

早期的锁相环的相位比较器，也提供了一个频率误差输出和一个相位误差信号，鉴频鉴相器就是在此基础上改进的。

参考资料

• Devon Fernandez and Sanjeev Manandhar. Digital Phase Locked Loop. 8 December 2003 [2006-04-25]. 
• Zilic. Phase- and Delay-Locked Loop Clock Control in Digital Systems. TechOnLine. 2001-08-17 [2006-04-25]. 
• Mike Curtin and Paul O'Brien. Phase Locked Loops for High-Frequency Receivers and Transmitters-3. Analog Dialogue (Analog Devices). July/August 1999 [2006-04-25].