VerilogCSP

维基百科,自由的百科全书
跳转至: 导航搜索

集成电路设计中,VerilogCSPVerilog硬件描述语言的一个,目的是为了支持通信序列处理Communicating Sequential Processes, CSP)。这个宏可以用来进行同步数字电路的设计。 VerilogCSP还可以描述非线性流水线结构高级别通道的时间属性,正向或负向的时间延迟,最小循环时间等。

外部链接[编辑]