SDRAM

維基百科,自由的百科全書
前往: 導覽搜尋
儲存裝置
PC-100規格的SDRAM

同步動態隨機存取記憶體(synchronous dynamic random-access memory,簡稱SDRAM)是有一個同步介面的動態隨機存取記憶體(DRAM)。通常DRAM是有一個非同步介面的,這樣它可以隨時回應控制輸入的變化。而SDRAM有一個同步介面,在回應控制輸入前會等待一個時脈訊號,這樣就能和電腦的系統匯流排同步。時脈被用來驅動一個有限狀態機,對進入的指令進行流水線操作。這使得SDRAM與沒有同步介面的非同步DRAM(asynchronous DRAM)相比,可以有一個更複雜的操作模式。

流水線意味著晶片可以在處理完之前的指令前,接受一個新的指令。在一個寫入的流水線中,寫入命令在另一個指令執行完之後可以立刻執行,而不需要等待數據寫入儲存佇列的時間。在一個讀取的流水線中,需要的數據在讀取指令發出之後固定數量的時脈頻率後到達,而這個等待的過程可以發出其它附加指令。這種延遲被稱為等待時間,在為電腦購買記憶體時是一個很重要的參數。

SDRAM在電腦中被廣泛使用,從起初的SDRAM到之後一代的DDR(或稱DDR1),然後是DDR2DDR3進入大眾市場,預計在2014年在伺服器開始使用DDR4,2017年投入消費市場。

SDRAM歷史[編輯]

桌上型電腦用的DDR, DDR2DDR3的佈局

儘管SDRAM的概念至少從20世紀70年代就已經被人們所熟悉,在早期的Intel處理器上也已被採用,但要說到它在電子工業被廣泛接受,那是從1993年才開始的。1993年,三星開始展示其新出品的KM48SL2000 SDRAM,到2000年,SDRAM因為其卓越的性能,實際上取代了其它類型的DRAM在現代計算機中的位置。

SDRAM本身的延遲其實並不比非同步DRAM更低(延遲更低意指速度更快)。其實,早期的SDRAM因為其構造中的附加邏輯單元,在速度上比同時期的爆發式延伸數據輸出DRAM(Burst EDO DRAM)還有所不及。而SDRAM的內建緩衝則可以使得運算交叉進入多個儲存單元,這樣就可以有效提高頻寬,速度更快。

時至今日,所有的SDRAM實際上都依照JEDEC(一個電子工業聯盟,選定開放的標準,使電子元件的互容性更好)制定的標準製造。JEDEC於1993年正式採用其第一個有關SDRAM的標準,隨後是其它SDRAM的標準,包括了DDRDDR2DDR3 SDRAM。

時至2012年,168-pin(pin指記憶體插入實際接觸的金手指數量)的SDRAM雙線記憶體模組(DIMM)在新的個人電腦上已經不再使用,被大量的184-pin的DDR記憶體代替。在新的個人電腦,DDR2 SDRAM又已經普遍取代DDR SDRAM,但目前支援DDR3的主機板和記憶體比DDR2 SDRAM被更廣泛地使用,成為主流,所以DDR3目前的價格比非主流的DDR2產品便宜了不少。

如今世界有三強SDRAM顆粒製造商:南韓的三星電子(Samsung Electronics)和海力士(Hynix),及美國的美光科技(Micron Technology)。三者壟斷超過90%的全球市場,包括PC RAM、手機RAM和伺服器RAM。[1] 另外,以上三間公司及日本東芝亦壟斷了全球90%的NAND快閃記憶體市場,這種記憶體主要用來製造SD卡SSD[2]

SDRAM時序[編輯]

有幾個DRAM性能的極限,最有名的就是讀取周期時間,是指對一個開放的行進行連續讀操作之間的間隔。這個時間從100MHZ頻率的SDRAM的10奈秒縮減為DDR-400的5奈秒,但是從DDR2-800和DDR3-1600就保持相對不變。然而,透過操作介面電路,使基本讀取速度成倍提高,可實現頻寬的迅速增加。

另一個極限是CAS等待時間,是指提供一個位址與接受到相關資料之間的間隔。這個也保持了相對穩定,最近幾代DDR SDRAM的這個數據為10-15奈秒。 在操作上,對DRAM控制器來說CAS latency是一個已知的clock cycles特定數字, 這數字會被登錄在SDRAM模式註冊表中.在時脈速率很快的情況下,CAS等待時間相對的時脈周期數自然就會增加。10-15奈秒對200MHZ時脈頻率的DDR-400 SDRAM就是2-3個周期,對DDR2-800就是4-6個周期,DDR3-1600就是8-12個周期。比較慢的時脈周期,CAS等待時間相對的周期數也會比較少。

100MHz的SDRAM晶片第一次出現時,有些製造商開始販賣「100 MHz」的模組,而這些模組是不能在那個時脈頻率下正常工作的。有鑒於此,Intel發布了PC100的標準,描述了具體要求,為生產能在100MHz頻率下工作的內存模組提供了指引。這個標準影響深遠,「PC100」這個術語很快成了100MHz SDRAM模組的通用標識。如今,模組通常被冠以「PC」為前綴的一組數字的名稱(PC66、PC100或者PC133—儘管數字代表的實際含義早就不是其原有的)。[3]

單數據速率SDRAM[編輯]

64 MB 音效記憶體於 Sound Blaster X-Fi聲霸卡上,用了兩顆 Micron 48LC32M8A2-75 C SDRAM 的 133 MHz (7.5 ns) 8-bit 晶片 [4]

單數據速率SDRAM(SDR SDRAM)被認為是最早的SDRAM,單數據速率SDRAM在每個時脈周期可以接收一個命令和傳輸一個電腦字。典型的時脈頻率為100和133MHz。晶片有多種不同的資料匯流排大小(最常見的是4、8或16bits),但是晶片一般被組裝成168-pin的雙線內存模組,可以同時讀寫64bits(非ECC)或72bits(ECC)。 [5] 資料匯流排的使用很複雜,需要一個複雜的DRAM控制器。這是因為寫入DRAM的資料必須和一個寫入命令在同一個周期,而讀取資料可以在讀取命令後產生輸出2或3個周期。DRAM控制器必須確認資料匯流排永不同時讀取和寫入。

典型的單數據速率SDRAM時脈頻率為66、100和133MHz(周期分別為15、10和7.5奈秒)時脈頻率到150MHz的則可用於性能的發燒友。


SDRAM操作[編輯]

一個512MB的SDRAM雙線內存模組一般由8個或者9個SDRAM晶片組成,每個晶片包含有512Mbit的儲存空間,每個為模組64或者72bit的寬度貢獻了8個bit的寬度。一個典型的512Mbit SDRAM晶片內部包含了4個獨立的16Mbyte大小的區塊。每個區塊都有8,192行,16,384bits。一個區塊或者處於閒置狀態、活躍狀態,或者處於兩種狀態的轉換中。[6][7]

一個啟動命令會將一個處於閒置狀態的區塊啟動。它佔用一個2-bit的區塊位址(BA0–BA1)和一個13-bit的行位址(A0–A12),然後將那一行讀取入有著16,384個讀取放大器的區塊的佇列。這也被稱為「打開」行。

只有該行已被啟動或者「打開」,讀寫命令才可以執行。每個命令都需要一個列位址,但是因為每個晶片同時只能處理8-bit,那就有2048個可能的列位址,不過只需要11個位址行(A0–A9, A11)。啟動需要一個最小時間,稱為行到列延遲,或者tRCD[8]

參見[編輯]

參考資料[編輯]