HyperTransport

维基百科,自由的百科全书
跳转至: 导航搜索

HyperTransport技术,简称“HT总线”,以前曾被称作“闪电数据传输”(Lightning Data Transport,LDT),是一种高速、双向、低延时、点对点的、串行或者并行的高带宽连接总线技术,于2001年4月2日开始投入使用。旨在提高个人计算机服务器、嵌入式系统,以及网络和电信设备内集成电路之间的通信速度。该技术有助于减少系统之中的布线数量,从而能够减少系统瓶颈,让当前速度更快的微处理器能够更加有效地在高端多处理器系统中使用系统内存。由HyperTransport联合会(The HyperTransport Consortium)负责改进和发展此技术。AMD全美达公司把这项技术应用在x86处理器上,而PMC-SierraBroadcom博通)和Raza Microelectronics则把它应用在MIPS(一种RISC微处理器架构)微处理器上;除微处理器应用之外,AMDNVIDIAVIASiS把它用于PC主板芯片组惠普Sun MicrosystemsIBM、和IWill把它用于服务器领域;克雷公司Newisys、 和QLogic把它用于高性能计算;CISCO Systems思科)把它用于路由器领域。 值得讓人注意的是以上名单中唯独少了半导体巨头Intel,它继续选择使用一种共享的总线架构,但在Intel新的Nehalem架構(如Core i7)中內置了記憶體控制器,相較於以往的Intel平台效能有顯著的提升。

概览[编辑]

HyperTransport迄今推出了4个版本——1.0、2.0、3.0、3.1,频率最低200MHz,最高3.2GHz(而PCI总线频率为33MHz或66MHz)。它也是一种双倍数据速率(DDR)连接技术,意味着它可以在一个时钟信号的上行沿和下行沿各传输一次数据。HT3.1可以最高以6400MT/s(当运行在3.2GHz)传递数据。而且它具有自适应性,即允许根据需求确定自己的频率。

HyperTransport的高性能体现在:一个全速的、全带宽的32位HyperTransport互联在每个传输方向都有20,800 MByte/s(5200MT/s ×(32 bits÷8))的速度。这种速度快于很多目前存在的标准;不同位宽标准的总线可以变为同一位宽标准的总线(比如说,一个16位的总线可以看作两个8位的总线),这就令Hypertransport既能满足CPU和内存之间的互联,也能满足周边设备之间的互联。而且HyperTransport拥有比其他标准更低的延迟。

HyperTransport的结构特征是:基于包裹(Packet);不管连接的物理位宽是多少,每个包裹总是由32bit的数据集合组成。命令消息总是放在包裹的最前面。如果一个包裹里面包含有地址,那么命令消息的最后8bit数据和下面的32bit数据就会串成一个40bit的地址。如果有64位寻址的需求,那么就会预先计划一个附加的32bit控制数据包。另外的32bit数据是有效数据(payload)。传输的数据不管实际长度是多少,总会被填充到某个32bit的倍数。

HyperTransport的包裹以位次(bit times)的方式实现互联。所需要的位次的数量由互联设备之间的位宽决定。HyperTransport还能用于转换系统管理信息、发送中断、发送探针给邻近的设备或者处理器,以及充当一般I/O和数据的交换的桥梁。HyperTransport有两种不同类型的写命令,称作Posted和Non-Posted。Posted这种写方式不需要目标的回应,一般用于高带宽设备之间的互联。None-Posted的写方式,相反地,就需要目标以一种“target done”的方式回应。读取数据同样也会使目标发送读回应。

HyperTransport提供了比ACPI更加先进的电源管理系统。它可以根据处理器睡眠状态的变化发送改变设备状态的信号。比如说,当CPU进入睡眠状态时候,关闭硬盘。另外HyperTransport提供的是2.5V的低电压。

版本[编辑]

  • Version 1.0:6.4 GB/s、800 MHz
  • Version 2.0:8.0 GB/s、1000 MHz
  • Version 3.0:20.8 GB/s、2600 MHz
  • Version 3.1:25.6 GB/s、3200 MHz

HyperTransport技术的设计目的[编辑]

  • 提供比现有技术高得多的带宽
  • 使用低延时响应和较少的引脚数
  • 在保持与传统电脑总线的兼容性的同时,可以扩展到新的SNA(系统网络架构)总线
  • 操作系统保持透明,对周边设备驱动程序的影响极小

AMD平台使用HT後關於記憶體的優缺點[编辑]

優點[编辑]

有鑒於CPU記憶體溝通時,北橋的延遲問題做出解決方案,當將位於北橋內的記憶體控制器移動到CPU內部時,CPU便可直接與記憶體進行溝通,避開了北橋而讓整體頻寬大幅提升,減輕北橋的負擔,將整體效能拉升,這也就是為何AMD的CPU能夠與INTEL抗衡的其中一個原因。

顧慮[编辑]

潛在的問題便是當記憶體規格有變動時,AMD將會非常頭痛。由於記憶體控制器內建在CPU裡面,當記憶體規格變動時,AMD便要重新設計內建新型記憶體控制器的CPU,重新量產新型CPU。考量到銷售問題,還必須要等到把前一代主流產品庫存銷售完,而這樣的問題在Socket 939過渡到Socket AM2時期非常明顯。所以當廠商開發新一代CPU時,除了需要把記憶體控制器內建在CPU裡面外,還必須要同時開發內建於CPU之中的「容許CPU使用北橋晶片內建的記憶體控制器的轉接器」,此方法不但有利於產品過渡,而且能夠吸引第三方設計廠商針對CPU平台共同設計系統晶片。

同时,当使用独立显卡时,当显卡频繁调用系统主存中的纹理与顶点数据时,必须先通过北桥,再绕行CPU,才能访问系统主存。相對比於Intel CPU则因为外置内存控制器,可直接通过北桥链接内存,而获得更快的速度。

外部链接[编辑]