MIPS架構
维基百科，自由的百科全书
 |
本条目需要擴充。（2011年11月17日） |
.svg)
MIPS架構（英语：MIPS architecture，為Microprocessor without Interlocked Pipeline Stages的縮寫，亦為Millions of Instructions Per Second的頭字語），是一種採取精簡指令集（RISC）的處理器架構，1981年出現，由MIPS科技公司開發並授權，廣泛被使用在許多電子產品、網路設備、個人娛樂裝置與商業裝置上。最早的MIPS架構是32位元，最新的版本已經變成64位元。
發展歷史[编辑]
在1981年，史丹佛大學教授約翰·軒尼詩領導他的團隊，實作出第一個MIPS架構的處理器。他們原始的概令是透過指令管線化來增加CPU運算的速度。
1984年，約翰·軒尼詩教授離開史丹福大學，創立MIPS科技公司。於1985年，設計出R2000晶片，1988年，將其改進為R3000晶片。
MIPS指令格式[编辑]
在MIPS架构中，指令被分为三种类型：R型、I型和J型。三种类型的指令的最高6位均为6位的opcode码。从25位往下，
- R型指令用连续三个5位二进制码来表示三个寄存器的地址，然后用一个5位二进制码来表示移位的位数（如果未使用移位操作，则全为0），最后为6位的function码（它与opcode码共同决定R型指令的具体操作方式）；
- I型指令则用连续两个5位二进制码来表示两个寄存器的地址，然后是一个16位二进制码来表示的一个立即数二进制码；
- J型指令用26位二进制码来表示跳转目标的指令地址（实际的指令地址应为32位，其中最低两位为00，高四位由PC当前地址决定）。[1][2]
三种类型的指令图示如下：
| 类型 | -31- 格式（位） -0- | |||||
|---|---|---|---|---|---|---|
| R | opcode (6) | rs (5) | rt (5) | rd (5) | shamt (5) | funct (6) |
| I | opcode (6) | rs (5) | rt (5) | immediate (16) | ||
| J | opcode (6) | address (26) | ||||
相關條目[编辑]
参考文献[编辑]
外部連結[编辑]
|
||||||||||
|
||||||||||||||||||||||||||||||||||||||||||||
