本页使用了标题或全文手工转换

移动DDR

维基百科,自由的百科全书
(重定向自Mobile DDR
跳转至: 导航搜索

Mobile DDR(也称MDDRLow Power DDRLPDDR)是DDR SDRAM的一種,專門用於移動式電子產品,例如手机,上网本等。

DDR内存DDRDDR2、DDR3发展到DDR4,频率更高、电压更低的同时延迟也在不断变大,改变着内存子系统。而DDR4最重要的使命是提高频率和带宽,每个针脚都可以提供2Gbps(256MB/s)的带宽,拥有高达4266MHz的频率,内存容量最大可达到128GB,运行电压正常可降低到1.1V~1.2V。

相对于DDR内存,MDDR具有低功耗、高可靠性的特点,目前韩国三星与美光科技(Micron Technology)掌握该项技术。Apple iPad, Samsung Galaxy Tab 以及 Motorola Droid X都使用LPDDR[1]

MDDR的运行电压(工作电压)相比DDR的标准电压要低,从第一代LPDDR到如今的LPDDR4,每一代LPDDR都使内部读取大小和外部传输速度加倍。其中LPDDR4可提供32Gbps的带宽,输入/输出接口数据传输速度最高可达3200Mbps,电压降到了1.1V。至于最新的LPDDR4X,与LPDDR4相同,只是通过将I / O电压降低到0.6 V而不是1.1 V来节省额外的功耗,也就是更省电。

LPDDR2[编辑]

一个新的JEDEC标准JESD209-2F定义了low-power DDR介面标准。它与DDR1或DDR2 SDRAM并不兼容,但类似:

  • LPDDR2-S2: 2n prefetch memory (像 DDR1),
  • LPDDR2-S4: 4n prefetch memory (像 DDR2),或
  • LPDDR2-N: 非易失性(NAND)内存。

低功耗狀態基本相似,LPDDR,一些額外的部分陣列更新選項。

LPDDR2 命令编码[2]
CK CA0
(RAS)
CA1
(CAS)
CA2
(WE)
CA3 CA4 CA5 CA6 CA7 CA8 CA9 操作
H H H NOP
H H L H H 預先充電所有的 banks
H H L H L BA2 BA1 BA0 預先充電一個 bank
H H L H A30 A31 A32 BA2 BA1 BA0 Preactive
(LPDDR2-N only)
A20 A21 A22 A23 A24 A25 A26 A27 A28 A29
H H L L 突發中止
H L H reserved C1 C2 BA2 BA1 BA0
(AP=auto-precharge)
AP C3 C4 C5 C6 C7 C8 C9 C10 C11
H L L reserved C1 C2 BA2 BA1 BA0
(AP=auto-precharge)
AP C3 C4 C5 C6 C7 C8 C9 C10 C11
L H R8 R9 R10 R11 R12 BA2 BA1 BA0 激活
(R0–14=Row address)
R0 R1 R2 R3 R4 R5 R6 R7 R13 R14
L H A15 A16 A17 A18 A19 BA2 BA1 BA0 激活
(LPDDR2-N only)
A5 A6 A7 A8 A9 A10 A11 A12 A13 A14
L L H H 更新所有的 banks
(LPDDR2-Sx only)
L L H L 更新一個 bank
(Round-robin addressing)
L L L H MA0 MA1 MA2 MA3 MA4 MA5 Mode register read
(MA0–7=Address)
MA6 MA7
L L L L MA0 MA1 MA2 MA3 MA4 MA5 Mode register write
(OP0–7=Data)
MA6 MA7 OP0 OP1 OP2 OP3 OP4 OP5 OP6 OP7

列位址(Column address)C0 bit從未轉讓,並假定為零。 突發傳輸(Burst transfers)從而始終在偶數地址開始。

LPDDR2也有一個低電平有效的chip select(高時,一切都是NOP)和時鐘(clock)開啟CKE信號,操作像SDRAM。

  • 如果晶片被激活(active),它凍結(freeze)到位。
  • 如果該命令是一個NOP(CS低或CA0 - 2 = HHH),晶片空閒。
  • 如果該命令是一個更新命令(CA0 - 2 = LLH),晶片進入自更新狀態。
  • 如果該命令是一個突發終止(CA0 - 2 = HHL),晶片進入深斷電狀態。 (完全復位序列時,需要離開。)

LPDDR3[编辑]

2012年5月,JEDEC公佈JESD209-3低功耗記憶裝置標準。比起LPDDR2,LPDDR3提供更高的數據傳輸速率、更高的頻寬與功率效率。LPDDR3可達到1600 MT/s的數據傳輸速率,並利用關鍵的新技術write-leveling、command/address training、選擇性ODT(On Die Termination)與低I/O電容。LPDDR3支援PoP封裝(package-on-package)與離散封裝兩種形式。

LPDDR4[编辑]

2013年3月14日,JEDEC固態技術協會舉辦會議,探討未來移動裝置的新標準,如LPDDR4。

注釋[编辑]

  1. ^ Anandtech Samsung Galaxy Tab - The AnandTech Review, December 23, 2010
  2. ^ JEDEC Standard: Low Power Double Data Rate 2 (LPDDR2) (PDF), JEDEC Solid State Technology Association, February 2010 [2010-12-30] 

外部連結[编辑]