时钟门控[编辑]
外观
(重定向自门控时钟)
时钟门控(英語:Clock gating)是一种在同步时序逻辑电路的一种定時器訊號技术,可以降低芯片功耗。时钟门控通过在电路中增加额外的逻辑单元、优化时钟树结构来节省电能。[1]
可以通过以下几种方式在设计中添加时钟门控逻辑:
参考文献
[编辑]- ^ Power-efficient System Design, Preeti Ranjan Panda, Aviral Shrivastava, P.R. PANDA, B. v. n. Silpa, Krishnaiah Gummidipudi, Springer; 1st Edition. edition (September 17, 2010), Page 25,73, ISBN 978-1-4419-6387-1