信号边缘

维基百科,自由的百科全书
跳转至: 导航搜索
数字信号可以用方波来表示,图中红色的竖线表示信号边缘。理论上,高低电平的转变是不需要瞬间完成的,而实际上,信号边缘并不与时间轴垂直,即有一定的延迟。

电子学中,信号边缘英语signal edge),或称信号边沿,是数字信号在两种逻辑电平(0或1)之间转变的状态。由于数字信号电平由方波来表示,因此这种状态的变化被称为”边缘“。

信号的一个上升沿(rising edge)是数字信号从低电平向高电平的转变。当一个电路为上升沿触发的(rising edge-triggered),当接入的定時器訊號由低电平向高电平转变,触发器电路被触发,而当它从高电平向低电平的转变则被忽略。

与上升沿对应的概念为下降沿(falling edge),它是指数字信号从高电平向低电平的转变当一个电路为下降沿触发的(falling edge-triggered),当接入的定時器訊號由高电平向低电平转变,触发器电路被触发,而当它从低电平向高电平的转变则被忽略。

信号边缘可以被用来触发时序控制,在时间脉冲上升沿或下降沿触发的T触发器就是一个典型的例子,这类触发器并不是通常的电平敏感,而是信号边缘敏感。此外,在硬件描述语言中,使用Verilog自定义原语(user defined primitives)时,上升沿、下降沿分别以(01)、(10)表示,也可以用缩写字母r、f表示。

参考文献[编辑]

  • 邓元庆、关宇、贾鹏、石会. 数字设计基础与应用. 北京: 清华大学出版社. ISBN 978-7-302-21406-9. 
  • Samir Palnitkar. Verilog HDL: A Guilde to Digital Design and Synthesis. 电子工业出版社. ISBN 8-121-00468-2 请检查|isbn=值 (帮助). 

相关条目[编辑]