ARM Cortex-A55

ARM Cortex-A55

產品化	2017
設計團隊	安謀控股
字長/暫存器資料寬度	32-bit, 64-bit
指令集架構	ARMv8.2-A
核心數量	1~8核心為一個叢集, 可多個叢集
一級快取	32–128 KB (16–64 KB I-cache with parity, 16–64 KB D-cache) per core
二級快取	64–256 KB
三級快取	512 KB – 4 MB
CPU主頻範圍	1.22 GHz  至 2.74 GHz
應用平台	Mobile
上代產品	ARM Cortex-A53
繼任產品	ARM Cortex-A510

ARM Cortex-A55是一個基於ARMv8.2-A64位元指令集架構設計的中央處理器以及ARM內核。由安謀控股旗下劍橋設計中心的劍橋團隊設計。ARM Cortex-A55擁有兩條超純量順序執行解碼流水線。

設計

ARM Cortex-A55作為ARM Cortex-A53的繼任產品，旨在提高A53的效能和能效。ARM表示，與A53相比，A55的能效比提高 15%，效能提高 18%。而相對於A53，主記憶體讀取效能和分支預測也得到了改進。

ARM Cortex-A75和ARM Cortex-A55是首批支援ARM DynamIQ技術的產品，令在設計多核產品時更加靈活和增加擴展性。

對外授權

ARM Cortex-A55可作為半導體IP核授權給被許可方（例如高通和聯發科），其設計使其適合與其他IP內核（例如 GPU、數碼訊號處理器（DSP）、顯示控制器）整合到一個片上系統（SoC）中。

ARM還與高通合作開發了Cortex-A55的半定製版本，用於Kryo385CPU的內核。這種半客製化內核也用於一些高通的中階SoC，如Kryo360 Silver和Kryo 460 Silver。