设计收敛

本页使用了标题或全文手工转换
维基百科,自由的百科全书

设计收敛(英语:Design closure)是集成电路设计过程中,反复设计、调整设计细节,以使目标电路逐渐满足一系列设计约束的过程。集成电路设计的每个步骤(例如静态时序分析布局布线等)都是极其复杂的过程,并形成了若干专门的学科进行研究。

外部链接[编辑]

  • Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3 A survey of the field of electronic design automation. In particular, this article is derived (with permission) from the introduction of Chapter 10, Volume II, Design Closure by John Cohn.

相关条目[编辑]