C-V特性曲線
C-V特性曲線（電容電壓特性曲線）是用來測量半導體材料和器件的一種方法。當所加電壓改變時，電容被測出。方法是使用金屬-半導體結（肖特基勢壘）或者PN結或者場效應管來得到耗盡層（其中載流子被全部抽走，但仍然有離子化的施主或晶體缺陷）。當電壓改變時，耗盡層深淺也發生變化。
應用
[編輯]該測量方法可以得到關於半導體摻雜，晶體缺陷之類的特性。
金屬-氧化物-半導體結構的C-V特性
[編輯]金屬-氧化物-半導體結構是MOSFET的一部分，用來控制電晶體溝道中勢壘的高低。
對於一個n通道MOSFET來說，該結構的工作特性可分為三個部分，分別與右圖對應：
累積區 (Accumulation region)
[編輯]當施加 VGB < 0 時，在n區域的表面會形成一個p通道。 電洞濃度的增加意味著電容增加，如附圖C-V曲線左側部分所示。
空乏區(Depletion region)
[編輯]當一個小的正電壓VGB > 0施加在閘極與基極端（如圖）時，價帶邊緣被推離費米能階，此時基體的電洞遠離閘極, 電洞濃度減少，造成低載子濃度, 此時電容變低（如C-V曲線中間所示）。
反轉區(Inversion region)
[編輯]當VGB > 0 且夠強時，接近閘極端的電子濃度會超過電洞。這個在p-type半導體中，電子濃度（帶負電荷）超過電洞（帶正電荷）濃度的區域，便是所謂的反轉層（inversion layer），如C-V曲線右側所示。
MOS電容的特性決定了金氧半場效電晶體的操作特性，但是一個完整的金氧半場效電晶體結構還需要一個提供多數載流子（majority carrier）的源極以及接受這些多數載子的汲極。
參考文獻
[編輯]- J. Hilibrand and R.D. Gold, "Determination of the Impurity Distribution in Junction Diodes From Capacitance-Voltage Measurements", RCA Review, vol. 21, p. 245, June 1960
- Alain C. Diebold (Editor) (2001). Handbook of Silicon Semiconductor Metrology. CRC Press. pp. 59–60. ISBN 0-8247-0506-8.
- E.H. Nicollian, J.R. Brews (2002). MOS (Metal Oxide Semiconductor) Physics and Technology. Wiley. ISBN 0-471-43079-X.
- Andrzej Jakubowski, Henryk M. Przewłocki (1991). Diagnostic Measurements in LSI/VLSI Integrated Circuits Production. World Scientific. p. 159. ISBN 981-02-0282-2.
- Sheng S. Li and Sorin Cristoloveanu (1995). Electrical Characterization of Silicon-On-Insulator Materials and Devices. Springer. Chapter 6, p. 163. ISBN 0-7923-9548-4.