MSI协议
在计算机科学中，MSI协议是一个在多处理器系统中运行的基本的缓存一致性协议。与其他缓存一致性协议一样，协议名称中“M，S，I”三个字母表明高速缓存行可能的状态。
概述
[编辑]在MSI中，缓存中包含的每个块可能处于以下三种状态之一：
- Modified（已修改）：块已在缓存中已被修改，缓存中的数据与后备存储器（例如内存）中的数据不一致。具有“M”状态的块的缓存在该块被替换时需要将其中的内容写回后备存储。
- Shared（共享）：块未被修改，并在至少一个处理器的缓存中以只读状态存在。高速缓存可以将其替换而不将其中的数据写回后备存储。
- Invalid（无效）：该块不存在于当前缓存中，或者因为总线请求而被标记为无效。如果要将某个块存储在该缓存中，则必须首先从内存或另一个高速缓存中获取该块。[1]
这些一致性状态通过高速缓存和后备存储之间的通信进行维护。 当缓存中的某个块被读或写时，或者当缓存通过总线接收到其他缓存发出的读写信号时，它需要据此来做出动作并调整自己的状态。
当缓存收到读取请求时，如果一个块处于“M”或“S”状态，则它会直接提供数据。但如果块尚未被装入缓存(处于“I”状态)，则在装入该块之前，必须先要保证该地址的数据不会在其他缓存的缓存块中处于“M”状态。不同的缓存架构处理这个问题的方式是不同的。例如，总线架构通常使用总线监听来解决此问题，此时读取请求将广播给所有的缓存。其他架构，例如缓存目录，则通过一个中介（例如目录）来获取哪一个缓存拥有缓存块的最新副本。如果另一个缓存中有处于“M”状态的块，则它必须将数据写回后备存储，并回到“S”或“I”状态。在数据写回之后，缓存可以通过后备存储或者其他缓存中处于“S”状态的对应块获取内容。之后缓存会答复读取请求。在提供的数据后,缓存块处于“S”状态。
当缓存收到写请求时，如果这个块处于"M"状态，则缓存只需要修改本地的数据。 如果块处于"S"状态，则缓存必须通知其他的具有处于“S”状态的同样的块的高速缓存将其换出（置为“I”状态）。和上文所述类似，这种通知可以通过总线监听或缓存目录来进行。完成后缓存会修改本地的数据。 如果块处于"I"状态，则缓存必须通知其他的具有处于“S”或“M”状态的同样的块的高速缓存将其换出（置为“I”状态）。如果块在另一个缓存中处于"M"状态，那么它必须先将数据写回后备存储或者将其提供给请求数据的缓存。如果此时缓存尚未装载该块的数据，则修改前要先将其从后备存储读入。在数据被修改之后，缓存块处于"M"的状态。
对于任何给定的两个缓存，如果他们具有对应相同地址的缓存行，则允许的状态如下表所示：
| M | S | I | |
|---|---|---|---|
| M |  |
|
|
| S | |
|
|
| I | |
|
|
状态机
[编辑]
处理器向高速缓存发出的请求包括：
- PrRd：处理器请求读取一个缓存块。
- PrWr：处理器请求改写一个缓存块。
此外，还有总线方面的请求。 包括：
- BusRd：当某个处理器的高速缓存的读操作出现未命中，它会向总线发送一个BusRd请求，并预期能够收到该缓存块的数据。
- BusRdX：当某个处理器的高速缓存的写操作出现未命中，它会向总线发送一个BusRdX请求，预期能够收到该缓存块的数据，并且使其他处理器中对应相同地址的缓存块无效。
- BusUpgr：当某个处理器的高速缓存的写操作命中时，它它会向总线发送一个BusUpgr，使其他处理器中对应相同地址的缓存块无效。
- Flush：该请求表明一个缓存块正在被写回内存。
状态转移：
- 处于Invalid（无效）状态的缓存块：
- 在PrRd，BusRd发出时，状态变为Shared（共享）。
- 在PrWr，BusRdX发出时，状态变为Modified（已修改）。
- 在BusRd，BusRdX或BusUpg发出时，状态保持Invalid（无效）。
- 处于Shared（共享）状态的缓存块：
- 在PrRd，BusRd发出时，状态保持Shared（共享）。
- 在PrWr，BusUpgr发出时，状态变为Modified（已修改）。
- 在BusRdX或BusUpgr发出时，状态变为Invalid（无效）。
- 处于Modified（已修改）状态的缓存块
- 在PrRd或PrWr发出时，状态保持Modified（已修改）。
- 在BusRd发出时，缓存块被写回，状态变为Shared（共享）。
- 在BusRdX发出时，缓存块被写回，状态变为Invalid（无效）。[2]
使用
[编辑]变种
[编辑]现代化的系统使用的MSI协议的变种以减少保持缓存一致性所需要的通信量。MESI协议增加了一个Exclusive（独占）状态，以减少对于只存在于一个高速缓存的块的写操作造成的通信。MOSI协议增加了一个Owned（持有）状态，以减少对于被其他缓存读取过的高速缓存的块的写回操作造成的通信。MOESI协议同时做了这两件事情。
相关条目
[编辑]参考文献
[编辑]- ^ Fuchsen, R. How to address certification for multi-core based IMA platforms: Current status and potential solutions. Digital Avionics Systems Conference (DASC), 2010 IEEE/AIAA 29th. 2010-10-01: 5.E.3–1–5.E.3–11 [2017-05-17]. doi:10.1109/DASC.2010.5655461. （原始内容存档于2019-10-18）.
- ^ Solihin, Yan. Fundamentals of Parallel Multicore Architecture. Chapman & Hall/CRC Computational Science Series. 2016.
- ^ Suh, Taeweon. INTEGRATION AND EVALUATION OF CACHE COHERENCE PROTOCOLS FOR MULTIPROCESSOR SOCS (PDF). December 2006. （原始内容存档 (PDF)于2017-05-10）.