跳至內容

後端匯流排

維基百科,自由的百科全書

後端匯流排(BSB,Back Side Bus):帶有L2L3緩存(Cache)的計算機中,負責中央處理器外部緩存(經常為第二級緩存)之間的數據傳遞的數據通道。後端匯流排傳輸速率總是高於前端匯流排。用於處理緩存數據的後端匯流排實際上是以CPU時鐘速度運行。在在90年代中期,後端匯流排曾是保持數據移動的重要路徑。Intel公司Pentium IIPentium Pro都使用所謂的晶片外緩存,與保存在傳統內存中的數據相比,這類緩存將經常使用的數據靠近(在訪問數據所需的距離和時間上)主處理單元保存。連線將CPU連接到第二級(L2)緩存資源並以CPU時鐘速度在CPU與L2緩存之間交換數據。AMD公司此後也開始採用同樣的戰略。[1]

參考文獻

[編輯]
  1. ^ Dedicated Backside Cache Bus. PCguide.com. 2001-04-30 [2014-08-17]. (原始內容存檔於2012-02-06).