宏单元

维基百科,自由的百科全书
跳转至: 导航搜索

集成电路设计中,利用宏单元英语macrocell)阵列是特殊應用積體電路半定制设计途径之一。宏单元是由相对逻辑门抽象级别更高的触发器算术逻辑单元硬體暫存器等组成的预定义逻辑功能实现单元。 这些逻辑单元作为一个宏单元整体被安置在硅片上。在制造过程中,工程师需要构建各个预定义单元之间的金属互连线,不同的连线方式可以在更高逻辑层次实现不同的功能。现场可编程逻辑门阵列的可以由宏单元构成。

参考文献[编辑]

  • Stephen Brown, Zvonko Vranesic. Fundamentals of Digital Logic with Verilog Design. McGraw-Hill Education. ISBN 0-07-283878-7.