跳至內容

前道工序

本頁使用了標題或全文手工轉換
維基百科,自由的百科全書
BEOL (金屬化層)和FEOL (元件)。
CMOS製造製程

前道工序front-end-of-line,FEOL)是IC製造的第一部分,其中各個元件(電晶體電容器電阻器等)在半導體中進行圖案化[1] FEOL通常涵蓋(但不包括)金屬互連層沉積之前的所有內容。[2][3]

對於CMOS製程,FEOL包含形成隔離CMOS元件所需的所有製造步驟: [4]

  1. 選擇要使用的晶圓類型;晶圓的化學機械平坦化和清潔。
  2. 淺溝槽隔離(STI)(或早期製程中的矽局部氧化英語LOCOS特徵尺寸>0.25 μm)
  3. 井區形成(Well formation)
  4. 閘極模塊形成
  5. 源極和汲極模塊形成

相關

[編輯]

參考

[編輯]
  1. ^ Karen A. Reinhardt and Werner Kern. Handbook of Silicon Wafer Cleaning Technology 2nd. William Andrew. 2008: 202. ISBN 978-0-8155-1554-8. 
  2. ^ FEOL (Front End of Line: substrate process, the first half of wafer processing) 1. Isolation | USJC:United Semiconductor Japan Co., Ltd.. USJC:United Semiconductor Japan Co., Ltd. | 三重県桑名市の300mm半導體ウェーハ工場を製造拠點にしたファウンドリ専業メーカーです。超低消費電力、不揮発メモリなど先進テクノロジーを世界中のお客様に提供しています。. 2019-02-22 [2022-09-27]. (原始內容存檔於2023-09-26) (日語). 
  3. ^ CMOS. 1: Circuit design, layout, and simulation / R. Jacob Baker. 3. ed. Piscataway, NJ: IEEE Press. 2010. ISBN 978-0-470-88132-3.  缺少或|title=為空 (幫助)
  4. ^ Ramsundar, Bharath. A Deep Dive into Chip Manufacturing: Front End of Line (FEOL) Basics. deepforest.substack.com. [2022-09-27]. (原始內容存檔於2022-10-16) (英語).