前道工序
外观
![本页使用了标题或全文手工转换](http://upload.wikimedia.org/wikipedia/commons/thumb/c/cd/Zh_conversion_icon_m.svg/35px-Zh_conversion_icon_m.svg.png)
![](http://upload.wikimedia.org/wikipedia/commons/thumb/e/ee/Cmos-chip_structure_in_2000s_%28en%29.svg/220px-Cmos-chip_structure_in_2000s_%28en%29.svg.png)
![](http://upload.wikimedia.org/wikipedia/commons/thumb/5/57/CMOS_fabrication_process.svg/220px-CMOS_fabrication_process.svg.png)
前道工序(front-end-of-line,FEOL)是IC制造的第一部分,其中各个元件(晶体管、电容器、电阻器等)在半导体中进行图案化。[1] FEOL通常涵盖(但不包括)金属互连层沉积之前的所有内容。[2][3]
对于CMOS工艺,FEOL包含形成隔离CMOS元件所需的所有制造步骤: [4]
- 选择要使用的晶圆类型;晶圆的化学机械平坦化和清洁。
- 浅沟槽隔离(STI)(或早期工艺中的矽局部氧化 ,特征尺寸>0.25 μm)
- 井區形成(Well formation)
- 栅极模块形成
- 源极和漏极模块形成
相关
[编辑]参考
[编辑]- ^ Karen A. Reinhardt and Werner Kern. Handbook of Silicon Wafer Cleaning Technology 2nd. William Andrew. 2008: 202. ISBN 978-0-8155-1554-8.
- ^ FEOL (Front End of Line: substrate process, the first half of wafer processing) 1. Isolation | USJC:United Semiconductor Japan Co., Ltd.. USJC:United Semiconductor Japan Co., Ltd. | 三重県桑名市の300mm半導体ウェーハ工場を製造拠点にしたファウンドリ専業メーカーです。超低消費電力、不揮発メモリなど先進テクノロジーを世界中のお客様に提供しています。. 2019-02-22 [2022-09-27]. (原始内容存档于2023-09-26) (日语).
- ^ CMOS. 1: Circuit design, layout, and simulation / R. Jacob Baker. 3. ed. Piscataway, NJ: IEEE Press. 2010. ISBN 978-0-470-88132-3. 缺少或
|title=
为空 (帮助) - ^ Ramsundar, Bharath. A Deep Dive into Chip Manufacturing: Front End of Line (FEOL) Basics. deepforest.substack.com. [2022-09-27]. (原始内容存档于2022-10-16) (英语).