Verilog過程接口

Verilog過程接口（英語：Verilog Procedural Interface，縮寫：VPI），最初被稱為程式語言接口（Program Language Interface, PLI） 2.0，是一個針對C語言的Verilog過程接口。它可以使數字電路的行為級描述代碼直接調用C語言的函數，而用到的C語言函數也可以調用標準的Verilog系統任務。Verilog程序結構是IEEE 1364程式語言接口標準的一部分。它最新的版本是2005年更新的。

參考文獻

相關資源

• Teal （頁面存檔備份，存於互聯網檔案館）, for C++
• JOVE （頁面存檔備份，存於互聯網檔案館）, for Java
• Ruby-VPI, for Ruby
• ScriptEDA, for Perl, Python, Tcl

外部連結

• Verilog PLI primer
• Verilog VPI tutorial （頁面存檔備份，存於互聯網檔案館）