跳至內容

Verilog過程接口

維基百科,自由的百科全書

Verilog過程接口(英語:Verilog Procedural Interface,縮寫:VPI[1],最初被稱為程式語言接口(Program Language Interface, PLI) 2.0,是一個針對C語言Verilog過程接口。它可以使數字電路的行為級描述代碼直接調用C語言的函數,而用到的C語言函數也可以調用標準的Verilog系統任務。Verilog程序結構是IEEE 1364程式語言接口標準的一部分。它最新的版本是2005年更新的。

參考文獻

[編輯]
  1. ^ Samir Palnitkar. Verilog HDL数字设计与综合(第二版)/Verilog HDL: A Guide to Digital Design and Synthesis (Second Edition). 電子工業出版社. : 184. ISBN 7-121-00468-2. 

相關資源

[編輯]

外部連結

[編輯]