ARM Cortex-A510
 | 此条目需要精通或熟悉相关主题的编者参与及协助编辑。 |
 | 此条目需要补充更多来源。 (2022年3月19日) |
| 产品化 | 2021 |
|---|---|
| 设计团队 | 安谋控股 |
| 指令集架构 | ARMv9-A |
| HyperTransport速率 | 2.02 GT/s 至 unit= unit= GT/s |
| 上代产品 | ARM Cortex-A55 |
| 继任产品 | ARM Cortex-A520 |
ARM Cortex-A510是一个基于ARMv964位指令集架构设计的中央处理器以及ARM内核[1]。由安谋控股旗下剑桥设计中心的剑桥团队设计[2]。
设计
[编辑]ARM Cortex-A510与前一代ARM Cortex-A55相比，性能提升35%，能效比提高20%以及3x机器学习性能[3]。对比前一代ARMCortex-A55的两条解码流水线，ARM Cortex-A510升级到三条，不再支持Aarch32[4]。三条前端以及后端拥有3个ALU[4]。
参考资料
[编辑]- ^ First Armv9 Cortex CPUs for Consumer Compute. community.arm.com. [2021-08-12]. （原始内容存档于2021-08-12） （英语）.
- ^ Frumusanu, Andrei. Arm Announces Mobile Armv9 CPU Microarchitectures: Cortex-X2, Cortex-A710 & Cortex-A510. www.anandtech.com. [2021-08-24]. （原始内容存档于2022-04-24）.
- ^ First Armv9 Cortex CPUs for Consumer Compute. community.arm.com. [2021-08-12]. （原始内容存档于2021-08-12） （英语）.
- ^ 4.0 4.1 Cortex-A510 - Microarchitectures - ARM - WikiChip. en.wikichip.org. [2021-08-24] （英语）.