絎縫封裝

維基百科，自由的百科全書
絎縫封裝「結節」從微芯片的邊緣延伸出來。
絎縫封裝結節頂部有焊料，以實現芯片到芯片的互連
絎縫芯粒可以在幾乎任何方向上拼接在一起。

絎縫封裝（Quilt Packaging，QP）是一種集成電路封裝和芯片間互連的封裝技術，利用從微芯片邊緣水平延伸的「結節」結構來。 [1][2]QP使用集成電路側面突出的導電結節提高速度、降低功耗，實現封裝內或多芯片模塊上的多個芯片連接在一起，電氣和機械上堅固的芯片間互連。絎縫封裝由電氣工程教授加里·伯恩斯坦（Gary H. Bernstein）領導的聖母大學研究人員團隊發明。[3]

絎縫封裝結節使用標準後道半導體器件製造技術創建，作為微芯片的組成部分，將焊料電鍍在結節頂部，使芯片間實現亞微米精度互連。[4]

因此，絎縫封裝技術可以在平面、2.5D和3D配置中集成具有不同技術或基板材料的多個芯片。 [5]這些結核結構可以用作極寬帶寬、低損耗的電氣I/O，實現亞微米級的機械芯片間對齊，並提供小至5微米的芯片間隙。[6]QP可以在各種襯底中實現，包括硅、砷化鎵、碳化硅、氮化鎵等，製成的小型高產「芯粒」可以「絎縫」在一起，創建更大的多功能元芯片。 [7]

特點[編輯]

與一級晶片封裝的間接連接相比，QP是一種直接的晶片間互連，即「超級連接」，通過絎縫封裝連接在一起裸晶結節直接從芯片側面延伸出來。使用適當的對準夾具，將芯片推在一起並粘合，形成信號路徑，在芯片之間傳輸多達數千個高速信號。在QP 中，晶片透過從晶片邊緣水平突出的金屬結節來連接，以創建超級連接。接合可以通過超聲波焊接、激光焊接或錫焊來實現。 結節的對準可以通過外部夾具來執行，或者通過自對準結節和芯片結構的其他方法來執行，從而減輕一些精度要求。 最終的絎縫可以安裝在一個包中或安裝在MCM上。 這種方法仍然允許使用傳統的凸塊鍵合和引線鍵合，並且實際上對於允許從外部系統到成品絎縫的通信是必要的。[8][9]

射頻模擬性能[編輯]

已在具有同質和異質半導體材料組的絎縫芯片組上進行了QP互連的多次測量插入損耗。射頻S參數測量範圍為DC至220 MHz。介於硅和砷化鎵之間，已證明從DC到100 GHz，QP互連小於0.1 dB的插入損耗，[2]且高達220 GHz下有小於0.8 dB的插入損耗。[10]

數字性能[編輯]

絎縫封裝互連已實現12吉比特/秒（Gbps）的比特率吞吐量，且在10 μm結節和10 μm芯片邊緣的間距無失真。 [11]

光學/光子學[編輯]

初步的光耦合損耗模擬和測量表明芯片間耦合損耗<6 dB間隙小於4 μm。當間隙接近零時，損耗迅速改善，這可以通過絎縫封裝裝配公差來實現。 [12] [13]

參考[編輯]

  1. ^ Zheng, Quanling; Kopp, David; Khan, Mohammad Ashraf; Fay, Patrick; Kriman, Alfred M.; Bernstein, Gary H. Investigation of Quilt Packaging Interchip Interconnect With Solder Paste. IEEE Transactions on Components, Packaging and Manufacturing Technology. March 2014, 4 (3): 400–407. ISSN 2156-3950. S2CID 36676516. doi:10.1109/tcpmt.2014.2301738. 
  2. ^ 2.0 2.1 Ashraf Khan, M.; Zheng, Quanling; Kopp, David; Buckhanan, Wayne; Kulick, Jason M.; Fay, Patrick; Kriman, Alfred M.; Bernstein, Gary H. Thermal Cycling Study of Quilt Packaging. Journal of Electronic Packaging. 2015-06-01, 137 (2). ISSN 1043-7398. doi:10.1115/1.4029245. 
  3. ^ Gilroy, William G. Notre Dame researchers introduce “Quilt Packaging” to address interchip interconnect problem. Notre Dame News. 2006-10-09 [2024-01-26]. （原始內容存檔於2024-01-26） （英語）. 
  4. ^ Ahmed, Tahsin; Butler, Thomas; Khan, Aamir A.; Kulick, Jason M.; Bernstein, Gary H.; Hoffman, Anthony J.; Howard, Scott S. FDTD modeling of chip-to-chip waveguide coupling via optical quilt packaging. Optical System Alignment, Tolerancing, and Verification VII (SPIE). 2013-09-10, 8844: 88440C. Bibcode:2013SPIE.8844E..0CA. S2CID 120463545. doi:10.1117/12.2024088. 
  5. ^ Sparkman, Kevin; LaVeigne, Joe; McHugh, Steve; Kulick, Jason; Lannon, John; Goodwin, Scott. Scalable emitter array development for infrared scene projector systems. Infrared Imaging Systems: Design, Analysis, Modeling, and Testing XXV (SPIE). 2014-05-29, 9071: 90711I. Bibcode:2014SPIE.9071E..1IS. S2CID 53508849. doi:10.1117/12.2054360. 
  6. ^ Quilt Packaging Concept | Indiana Integrated Circuits. [2024-01-26]. （原始內容存檔於2024-01-26） （美國英語）. 
  7. ^ Khan, M. Ashraf; Kulick, Jason M.; Kriman, Alfred M.; Bernstein, Gary H. Design and Robustness of Quilt Packaging Superconnect. International Symposium on Microelectronics. January 2012, 2012 (1): 000524–000530. ISSN 2380-4505. doi:10.4071/isom-2012-poster_khan. 
  8. ^ Bernstein, G.H.; Qing Liu; Zhuowen Sun; Fay, P. Quilt Packaging: A New Paradigm for Interchip Communication 1. IEEE. 2005 [2024-01-26]. ISBN 978-0-7803-9578-7. doi:10.1109/EPTC.2005.1614357. （原始內容存檔於2018-06-19）. 
  9. ^ Ashraf Khan, M.; Zheng, Quanling; Kopp, David; Buckhanan, Wayne; Kulick, Jason M.; Fay, Patrick; Kriman, Alfred M.; Bernstein, Gary H. Thermal Cycling Study of Quilt Packaging. Journal of Electronic Packaging. 2015-06-01, 137 (2). ISSN 1043-7398. doi:10.1115/1.4029245. 
  10. ^ Fay, Patrick; Bernstein, Gary H.; Lu, Tian; Kulick, Jason M. Ultra-wide Bandwidth Inter-Chip Interconnects for Heterogeneous Millimeter-Wave and THz Circuits. Journal of Infrared, Millimeter, and Terahertz Waves. 2016-04-29, 37 (9): 874–880. Bibcode:2016JIMTW..37..874F. ISSN 1866-6892. doi:10.1007/s10762-016-0278-5 可免費查閱. 
  11. ^ Lu, Tian; Ortega, Carlos; Kulick, Jason; Bernstein, G. H.; Ardisson, Scott; Engelhardt, Rob. Rapid SoC prototyping utilizing quilt packaging technology for modular functional IC partitioning. New York, New York, USA: ACM Press. 2016: 79–85. ISBN 978-1-4503-4535-4. doi:10.1145/2990299.2990313. 
  12. ^ Ahmed, Tahsin; Khan, Aamir A.; Vigil, Genevieve; Kulick, Jason M.; Bernstein, Gary H.; Hoffman, Anthony J.; Howard, Scott S. Optical Quilt Packaging: A New Chip-to-Chip Optical Coupling and Alignment Process for Modular Sensors. Cleo: 2014 (Washington, D.C.: OSA). 2014: JTu4A.56. ISBN 978-1-55752-999-2. S2CID 14432676. doi:10.1364/cleo_at.2014.jtu4a.56. 
  13. ^ Ahmed, Tahsin; Lu, Tian; Butler, Thomas P.; Kulick, Jason M.; Bernstein, Gary H.; Hoffman, Anthony J.; Hall, Douglas C.; Howard, Scott S. Mid-Infrared Waveguide Array Inter-Chip Coupling Using Optical Quilt Packaging. IEEE Photonics Technology Letters. 2017-05-01, 29 (9): 755–758. Bibcode:2017IPTL...29..755A. ISSN 1041-1135. S2CID 7455544. doi:10.1109/lpt.2017.2684091. 
取自「https://zh.wikipedia.org/w/index.php?title=绗缝封装&oldid=81856333」