乘法器
外觀
![本頁使用了標題或全文手工轉換](http://upload.wikimedia.org/wikipedia/commons/thumb/c/cd/Zh_conversion_icon_m.svg/35px-Zh_conversion_icon_m.svg.png)
![]() |
二進制的乘法器(英語:multiplier)是數碼電路的一種元件,它可以將兩個二進制數相乘。乘法器是由更基本的加法器組成的。乘法器作為基本的功能單元電路被廣泛的應用於各種的訊號處理和變換電路中。
模擬乘法器是可以實現兩個模擬訊號相乘功能的非線性電子線路。
可以使用一系列計算機算數技術來實現數碼乘法器。大多數的技術涉及了對部分積(partial product)的計算(其過程和使用豎式手工計算多位十進制數乘法十分類似),然後將這些部分積相加起來。這一過程與小學生進行多位十進制數乘法的過程類似,不過在這裏根據二進制的情況進行了修改。
歷史
[編輯]亞瑟·亞歷克·羅賓遜(Arthur Alec Robinson)在1947-1949年作為一名學徒(後來成為了一名開發工程師)在英國電氣公司工作。在這期間他完成了曼徹斯特大學的研究生學位,研究內容是為早期的 Mark 1 電腦設計相應的乘法器硬件。儘管如此,直到1970年,大部分小型計算機都還沒有乘法指令。程式設計師們使用一種叫「乘法例程」的方法進行重複的位移與累計部分積來獲取結果,通常會用循環展開來實現。大型計算機擁有乘法指令,用的也是與「乘法例程」中採取位移和加法一樣的方法。
參見
[編輯]參考文獻
[編輯]- Computer Architecture: A quantitative Approach, Hennessy and Patterson, 1990, Morgan Kaufmann Publishers, Inc. Section A.2 (pages A-3 through A-6) and section A.9 (pages A-39 through A-49).
外部連結
[編輯]- Multiplier Designs targeted at FPGAs
- Self-clocking Multiplier using TTL
- Binary Multiplier circuit using Half -Adders and digital gates.(頁面存檔備份,存於互聯網檔案館)
|