蘊含門

基本邏輯閘
緩衝	非
與	與非
或	或非
異或	同或
蘊含	蘊含非

輸入 A   B		輸出 A → B
0	0	1
0	1	1
1	0	0
1	1	1

蘊含門（IMPLY gate）的電路符號

蘊含門（英語：Implies gate，簡稱IMPLY gate）是數碼邏輯電路中的一種邏輯門，主要用來完成布林代數中實質條件、實質蘊涵或蘊涵算子。

蘊含門可由CMOS或其他電晶體設計，利用如下公式：

$Q=A\to B={\overline {(A\land {\overline {B}})}}={\overline {A}}\lor B$

另外蘊含門也可以由憶阻器組成，且只需要由兩個憶阻器即可組成，由於布林代數的特性可使其他布林函數化成由邏輯蘊含表示，因此利用蘊含門與憶阻器來設計電晶體可以大幅縮小體積。

兩個憶阻器即可完成一個蘊含門。

性質

輸入 A   B		輸出 A → B
X	1	1
0	0	1
1	0	0

如果B為邏輯真, 無論A為任何值都會輸出邏輯真的訊號。

其中，X代表輸入的是無論何值皆可。

如果B為邏輯假, 並且A為邏輯假, 才會輸出邏輯真的訊號。

其餘情況則輸出邏輯假的訊號。

蘊含門可以用來判斷兩輸入的或是否為第二輸入。

概述

表達式	符號		功能表
	ANSI/IEEE	IEC
$Y=A\to B$ $Y={\overline {(A\land {\overline {B}})}}$ $Y={\overline {A}}\lor B$			A B $Y=A\to B\,$ 0 0 1 0 1 1 1 0 0 1 1 1

電路實現

• 
  NMOS蘊含門
• 
  PMOS蘊含門
• 
  靜態CMOS蘊含門
• 
  TTL蘊含門
• 
  憶阻器蘊含門
• 
  用或非閘實現的蘊含門
• 
  用與非閘實現的蘊含門

複合邏輯門

使用蘊含門組合成的與非門

大部分的邏輯門都可以用蘊含門組合而成，例如與非門可以用兩個蘊含門組合而成：

${\begin{aligned}A\to (B\to 0)&={\overline {A}}\lor ({\overline {B}}\lor 0)\\&={\overline {A}}\lor {\overline {B}}\\&={\overline {A\land B}}\\&=A{\bar {\curlywedge }}B\end{aligned}}$

其他邏輯門

蘊含非閘

蘊含非閘，簡稱NIMPLY gate是數碼邏輯電路中實現非蘊涵的一種邏輯門。

這種運作方式的元件已在生物學的邏輯信號中有相關研究。

表達式	符號		功能表
	ANSI/IEEE	IEC
$Y=A\nrightarrow B$ $Y=\lnot (a\to b)$ $Y=a\land \lnot b$			A B $Y=A\nrightarrow B\,$ 0 0 0 0 1 0 1 0 1 1 1 0

參見

• 布林代數
• 數碼邏輯
• 憶阻器