降採樣

在數位信號處理領域中，降採樣，又作減採集，是一種多速率數位訊號處理的技術或是降低信號採樣率的過程，通常用於降低數據傳輸速率或者數據大小。 跟插值互補，插值是用來增加取樣頻率。降採樣的過程中會運用濾波器降低混疊造成的失真，因為降採樣會有混疊的情形發生，系統中具有降採樣功能的部分稱為降頻器。

降採樣因子（常用表示符號為＂M＂）一般是大於１的整數或有理數。這個因子表達採樣週期變成原來的M倍，或者等價表示採樣率變成原來的1/M倍。 採樣率的降低會造成頻譜的壓縮，因此需要利用濾波器確保在較低的採樣頻率下不發生混疊，確保奈奎式採樣定理依舊成立。

一般描述

降採樣降低數據傳輸速率，降採樣因子（速度降低的倍率M）通常為整數或是大於一的分數，這個數字為取樣周期的倍數或是取樣頻率的因數。 舉例來說一個取樣率為44,100 赫茲的16位元數位音樂訊號若被降採樣到22,050 赫茲，此時降採樣因子等於2，位元率同時降低了一半，假設降採樣後每個取樣長度依舊為16位元，則位元率從1,411,200 位元/秒（44100 (樣本) × 16 (bit/樣本) × 2 (聲道)）降低至705,600位元秒。

整數倍降採樣

降採樣整數M倍的過程可以被分解成兩個部分：

1. 利用數位低通濾波器去除訊號中的高頻成分防止混疊。
2. 對過濾高頻後的訊號降採樣M倍，換言之，保留原訊號中間隔為M的取樣點

若僅少了第一個步驟，訊號的高頻成分會在降低採樣速率的過程中被混入低頻訊號中，這樣的失真效應我們稱為混疊，因此第一個步驟是為了降低混疊影響至可以接受的程度，降採樣中的濾波器稱為抗混疊濾波器，下面討論如何設計抗混疊濾波器。

若用無限脈衝響應的方法設計抗混疊濾波器，則濾波的過程需要在降低採樣速率前從輸出端回傳資訊到輸入端，若用有限脈衝響應的方法設計抗混疊濾波器，濾波的過程較為簡單因為我們只需要考慮間隔為M的採樣點，濾波的過程表示成：

$y[n]=\sum _{k=0}^{K-1}x[nM-k]\cdot h[k],$

序列h[•]是數位濾波器的脈衝響應、K是它的長度，序列x[•]為要被降採樣的原始訊號的取樣點，一般來說在算出y[n]後計算y[n+1]最簡單的方法是讓x[•]的索引增加M然後重新計算捲積，在大部分的情況下M=2，h[•]可以被設計成半頻帶濾波器，序列h[k]中將近一半的系數為0，因此捲積的計算過程會被大大簡化。

每隔M個取樣點取樣脈衝響應的係數成為一個次序列，總共有M個降採樣的脈衝響應次序列，內積的結果是每個次序列．跟對應的取樣點x[•] 內積的總和。 此外,由於採樣週期變成M倍，每個降採樣後的次序列會獨立在每個內積中，數列x[•] 的採樣點只會出現在一組內積之中而不會出現在其他組的內積裡，因此可以用M組有限長度頻率響應數位濾波器同時多工地算出M組內積，M組輸出值最後平行加總。這個觀點提供不同的硬體實作方法，很可能適合多處理器的架構。 換句話說，輸入的串流經過分工並送去M組濾波器並將輸出加總，上述的架構稱為多項位濾波器。

圖一: 3種不同的常見頻率單位下的降採樣頻譜效應比較

抗混疊濾波器

我們可以從圖一的三組波型中了解為何降採樣的過程需要抗混疊濾波器，注意三組波型圖除了橫軸的單位不同以外其餘皆相同。 每一組波形圖的第一張圖是取樣訊號x(t)，經過傅立葉轉換得到的週期性頻譜，X(f)；第二章圖為取樣訊號x(t)以1/3倍採樣速率降取樣後經過傅立葉轉換得到的週期性頻譜。 對於這三組波型，混疊不發生的條件同為： $B<{\tfrac {1}{M}}\cdot {\tfrac {1}{2T}},$  T為採樣的時間間格，1/T為採樣速率，1/2T為奈奎氏取樣頻率，抗混疊濾波器藉由設計截止頻率小於1/M倍的奈奎氏取樣頻率確保混疊不會發生。

最上面那組圖片的上面那張圖的橫軸代表離散時間傅立葉轉換，也就是X(f)的傅立葉級數表示方式：

$\underbrace {\sum _{n=-\infty }^{\infty }\overbrace {x(nT)} ^{x[n]}\ e^{-i2\pi fnT}} _{\text{DTFT}}={\frac {1}{T}}\sum _{k=-\infty }^{\infty }X(f-k/T).$

1

T的單位為秒，f的單位為赫茲。將MT取代公式中的T我們可以得到以1/M倍速率採樣後的數列的離散時間傅立葉轉換，x[nM]:

$\sum _{n=-\infty }^{\infty }x(n\cdot MT)\ e^{-i2\pi fn(MT)}={\frac {1}{MT}}\sum _{k=-\infty }^{\infty }X\left(f-{\tfrac {k}{(MT)}}\right).$

這個週期性的訊號以較低速率採樣過後，頻率跟振幅都被降低了1/M倍，如同圖一的第二張圖所示，當X(f)與附近的波型重疊，混疊將會發生，抗混疊濾波器的目的就是在於確保降採樣後週期降低但不會發生波型重疊，也就是混疊。

中間那組圖頻率f的單位改為標準化頻率，這時週期為1而0.5的位置對應到奈奎氏取樣頻率，一般抗混疊濾波器的設計會以圖形的頻率單位為標準，因此截止頻率也要改由以標準化頻率作為單位，此時截止頻率 $B_{max}={\tfrac {1}{M}}\cdot {\tfrac {1}{2T}},$ 被標準化為 $TB_{max}={\tfrac {1}{M}}\cdot {\tfrac {1}{2}}={\tfrac {0.5}{M}}.$   這個值的單位為（秒／取樣）*（週期數／秒）＝周期數／取樣。

最下面那組圖形為原本數列以及以低速率取樣後數列的Ｚ轉換，受到複數變數 $z=e^{i\omega }.$  的限制，x[n]的數列的形式為傅立葉級數，與1比較，我們推論：

$\sum _{n=-\infty }^{\infty }x[n]\ z^{-n}=\sum _{n=-\infty }^{\infty }x(nT)\ e^{-i\omega n}={\frac {1}{T}}\sum _{k=-\infty }^{\infty }\underbrace {X\left({\tfrac {\omega }{2\pi T}}-{\tfrac {k}{T}}\right)} _{X\left({\frac {\omega -2\pi k}{2\pi T}}\right)},$

這個方程式描述了圖一中第五張圖，同理，第六章圖為：

$\sum _{n=-\infty }^{\infty }x[nM]\ z^{-n}=\sum _{n=-\infty }^{\infty }x(nMT)\ e^{-i\omega n}={\frac {1}{MT}}\sum _{k=-\infty }^{\infty }\underbrace {X\left({\tfrac {\omega }{2\pi MT}}-{\tfrac {k}{MT}}\right)} _{X\left({\frac {\omega -2\pi k}{2\pi MT}}\right)}.$

分數倍降採樣

令 M/L代表降採樣因子，M,L都是整數，M>L，分數倍降採樣可以被分解成兩個步驟

1. 以L倍頻率升採樣
2. 以1/M倍頻率降採樣

升採樣需要低通濾波器過濾資料數率增加的訊號，降採樣需要低通濾波器過濾輸入訊號，因此這兩個濾波過程可以被和而為一，藉由用單一個低通濾波器取代，此單一低通濾波器的截止頻率為兩者低通濾波器的低者。當M > L, 抗混疊濾波器的截止頻率  ${\tfrac {0.5}{M}}$（週期數／取樣）會是較低的截止頻率。

參見

• 插值
• 升採樣
• 數位訊號處理

參考資料

• Oppenheim, Alan V.; Schafer, Ronald W.; Buck, John R. Discrete-Time Signal Processing 2nd. Prentice Hall. 1999. ISBN 0-13-754920-2. 
• Proakis, John G. Digital Signal Processing: Principles, Algorithms and Applications 3rd. India: Prentice-Hall. 2000. ISBN 8120311299.