SDRAM

维基百科,自由的百科全书
跳转至: 导航搜索
存储设备
PC-100規格的SDRAM

同步動態隨機存取記憶體(synchronous dynamic random-access memory,简称SDRAM)是有一個同步接口的動態隨機存取記憶體(DRAM)。通常DRAM是有一个异步接口的,这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口,在响应控制输入前会等待一个时钟信号,这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机,对进入的指令进行流水线操作。这使得SDRAM与没有同步接口的异步DRAM(asynchronous DRAM)相比,可以有一个更复杂的操作模式。

流水线意味着芯片可以在处理完之前的指令前,接受一个新的指令。在一个写入的流水线中,写入命令在另一个指令执行完之后可以立刻执行,而不需要等待数据写入存储队列的时间。在一个读取的流水线中,需要的数据在读取指令发出之后固定数量的时钟频率后到达,而这个等待的过程可以发出其它附加指令。这种延迟被称为等待时间,在为计算机购买記憶體时是一个很重要的参数。

SDRAM在计算机中被广泛使用,从起初的SDRAM到之后一代的DDR(或称DDR1),然后是DDR2DDR3进入大众市场,預計在2014年在伺服器開始使用DDR4,2017年投入消費市场。

SDRAM歷史[编辑]

桌上型電腦用的DDR, DDR2DDR3的佈局

儘管SDRAM的概念至少從20世紀70年代就已經被人們所熟悉,在早期的Intel處理器上也已被採用,但要說到它在電子工業被廣泛接受,那是從1993年才開始的。1993年,三星開始展示其新出品的KM48SL2000 SDRAM,到2000年,SDRAM因為其卓越的性能,實際上取代了其它類型的DRAM在現代計算機中的位置。

SDRAM本身的延遲其實並不比異步DRAM更低(延遲更低意指速度更快)。其實,早期的SDRAM因為其構造中的附加邏輯單元,在速度上比同時期的爆發式延伸數據輸出DRAM(Burst EDO DRAM)還有所不及。而SDRAM的內建緩衝則可以使得運算交叉進入多行存儲,這樣就可以有效提高帶寬,速度更快。

時至今日,所有的SDRAM實際上都依照JEDEC(一個電子工業聯盟,選定開放的標準,使電子元件的互容性更好)制定的標準製造。JEDEC於1993年正式採用其第一個有關SDRAM的標準,隨後是其它SDRAM的標準,包括了DDRDDR2DDR3 SDRAM。

時至2012年,168-pin(pin指內存插入實際接觸的金手指數量)的SDRAM雙線內存模組(DIMM)在新的個人電腦上已經不再使用,被大量的184-pin的DDR記憶體代替。在新的個人電腦,DDR2 SDRAM又已經普遍取代DDR SDRAM,但目前支持DDR3的主板和記憶體比DDR2 SDRAM被更廣泛地使用,成為主流,所以DDR3目前的價格比非主流的DDR2產品便宜了不少。

如今世界有三強SDRAM顆粒製造商:南韓的三星電子(Samsung Electronics)和海力士(Hynix),及美國的美光科技(Micron Technology)。三者壟斷超過90%的全球市場,包括PC RAM、手機RAM和伺服器RAM。[1] 另外,以上三間公司及日本東芝亦壟斷了全球90%的NAND快閃記憶體市場,這種記憶體主要用來製造SD卡SSD[2]

SDRAM时序[编辑]

有几个DRAM性能的极限,最有名的就是读取周期时间,是指对一个开放的行进行连续读操作之间的间隔。这个时间从100MHZ频率的SDRAM的10纳秒缩减为DDR-400的5纳秒,但是从DDR2-800和DDR3-1600就保持相对不变。然而,通过操作接口电路,使基本读取速度成倍提高,可实现带宽的迅速增加。

另一个极限是CAS等待时间,是指提供一个地址与接受到相关数据之间的间隔。这个也保持了相对稳定,最近几代DDR SDRAM的这个数据为10-15纳秒。 在操作上,對DRAM控制器來說CAS latency是一個已知的clock cycles特定數字, 這數字會被登錄在SDRAM模式註冊表中.在时钟速率很快的情况下,CAS等待时间相对的时钟周期数自然就会增加。10-15纳秒对200MHZ时钟频率的DDR-400 SDRAM就是2-3个周期,对DDR2-800就是4-6个周期,DDR3-1600就是8-12个周期。比较慢的时钟周期,CAS等待时间相对的周期数也会比较少。

100MHz的SDRAM芯片第一次出现时,有些制造商开始贩卖“100 MHz”的模组,而这些模组是不能在那个时钟频率下正常工作的。有鉴于此,Intel发布了PC100的标准,描述了具体要求,为生产能在100MHz频率下工作的内存模组提供了指引。这个标准影响深远,“PC100”这个术语很快成了100MHz SDRAM模组的通用标识。如今,模组通常被冠以“PC”为前缀的一组数字的名称(PC66、PC100或者PC133—尽管数字代表的实际含义早就不是其原有的)。[3]

单数据速率SDRAM[编辑]

64 MB 音效記憶體於 Sound Blaster X-Fi聲霸卡上,用了兩顆 Micron 48LC32M8A2-75 C SDRAM 的 133 MHz (7.5 ns) 8-bit 晶片 [4]

单数据速率SDRAM(SDR SDRAM)被认为是最早的SDRAM,单数据速率SDRAM在每个时钟周期可以接收一个命令和传输一个计算机字。典型的时钟频率为100和133MHz。芯片有多种不同的数据总线大小(最常见的是4、8或16bits),但是芯片一般被组装成168-pin的双线内存模组,可以同时读写64bits(非ECC)或72bits(ECC)。 [5] 数据总线的使用很复杂,需要一个复杂的DRAM控制器。这是因为写入DRAM的数据必须和一个写入命令在同一个周期,而读取数据可以在读取命令后产生输出2或3个周期。DRAM控制器必须确认数据总线永不同时读取和写入。

典型的单数据速率SDRAM时钟频率为66、100和133MHz(周期分别为15、10和7.5纳秒)时钟频率到150MHz的则可用于性能的发烧友。


SDRAM操作[编辑]

一个512MB的SDRAM双线内存模组一般由8个或者9个SDRAM芯片组成,每个芯片包含有512Mbit的存储空间,每个为模组64或者72bit的宽度贡献了8个bit的宽度。一个典型的512Mbit SDRAM芯片内部包含了4个独立的16Mbyte大小的库。每个库都有8,192行,16,384bits。一个库或者处于空闲状态、活跃状态,或者处于两种状态的转换中。[6][7]

一个激活命令会将一个处于空闲状态的库激活。它占用一个2-bit的库地址(BA0–BA1)和一个13-bit的行地址(A0–A12),然后将那一行读取入有着16,384个读取放大器的库的队列。这也被称为“打开”行。

只有该行已被激活或者“打开”,读写命令才可以执行。每个命令都需要一个列地址,但是因为每个芯片同时只能处理8-bit,那就有2048个可能的列地址,不过只需要11个地址行(A0–A9, A11)。激活需要一个最小时间,称为行到列延迟,或者tRCD[8]

參見[编辑]

参考资料[编辑]