锁相环

维基百科,自由的百科全书
跳转至: 导航搜索

锁相环(PLL: Phase-locked loops)是一种利用反馈(Feedback)控制原理实现的频率相位的同步技术,其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率相位发生改变时,锁相环会检测到这种变化,并且通过其内部的反馈系统来调节输出频率,直到两者重新同步,这种同步又称为“锁相”(Phase-locked)。

应用领域[编辑]

锁相环在众多领域有应用,如无线通信、数字电视、广播等。具体的应用范围包括但不限于:

  • 无线通信系统收发模块 (Transceiver)
  • 数据及时钟恢复电路 (Clock and Data Recovery - CDR)
  • 频率综合电路 (Frequency synthesizer)
  • 跳频通信 (Frequency-hopping spread spectrum - FHSS)
  • 数字电视接收机

组成[编辑]

一个锁相环电路通常由以下模块构成:

PLL

每个模块的简单原理描述如下:

分类[编辑]

  • 按照实现技术,可以分为類比锁相环(Analog PLL)和數位锁相环(Digital PLL)。
  • 按照反馈回路,可以分为整数倍分频锁相环(Integer-N PLL)和分数倍分频锁相环(Fractional-N PLL)。
  • 按照鉴频鉴相器的实现方式,可以分为电荷泵锁相环(Charge-Pump PLL)和非电荷泵锁相环。
  • 按照环路的带宽,它可以分为宽带锁相环(Wide band loop PLL)和窄带锁相环(Narrow band loop PLL)。

性能指标[编辑]

对于锁相环来说,最关键的性能是在于相位噪声(Phase noise)和动态性能(Dynamics)。

  • 锁相环的相位噪声对通信系统的整体性能影响甚大,因此设计中对相位噪声的要求有具体而严格的指标要求。
  • 锁相环的动态性能决定了它能够同步参考源的速度和精度,以及在多大范围内能够跟踪参考源。
  • 锁相环的动态性能包括:锁定时间(Lock time),捕获范围(Capture range),锁定范围(Hold range)等。

另外,锁相环的稳定性指标包括:环路带宽(Loop bandwidth),相位裕度(Phase marge)等。

参考文献[编辑]

  • R.E. Best, Phase-Locked Loops: Design, Simulation, and Applications, McGraw-Hill Professional, 2003.
  • F.M. Gardner, Phaselock Techniques, Wiley-Interscience, 2005.
  • P.R. Gray et coll., Analysis and Design of Analog Integrated Circuits, Wiley, 2001.
  • T.H. Lee, The Design of CMOS Radio-Frequency Integrated Circuits, Second Edition, Cambridge University Press, 2003.
  • B. Razavi, RF Microelectronics, Prentice Hall, 1998.
  • K. Shu et E. Sánchez-Sinencio, CMOS PLL Synthesizers: Analysis and Design, Springer, 2004.
  • William F. Egan, Phase-Lock Basics, Wiley-IEEE Press, 2 edition, November, 2007
  • William F. Egan, Frequency Synthesis by Phase Lock, Wiley-Interscience, 2 edition December,1999