跳至內容

晶片製程技術節點

本頁使用了標題或全文手工轉換
維基百科，自由的百科全書

晶片製程技術節點是指晶片上的電子元器件之特徵，即電子元件所能達到的最小尺寸；而晶片面積相同時電子元件尺寸愈小，晶片就能容納得下愈多的電子元器件(主要為電晶體)，晶片的效能也隨之提升。

自晶片商業化量產以來的頭三十餘年裏，晶片製程技術節點的名稱與電晶體柵極的長度(gate length)和半節距有關[1]，但自1997年起，它們之間已開始沒有關聯；晶片製程技術節點之命名與柵極的長度、柵極間的節距(gate pitch)、及金屬層間的節距(metal pitch)並不相同，而是成了各廠家為了市場行銷而推出的商業命名。[2][3][4][5]因此對10納米及更先進的晶片製程技術節點，現業界較普遍以電晶體密度和晶片總體效能為準，[1]例如相較於上一代晶片，新款晶片之效能一般需提升約五分之一左右，方能被歸入下一代晶片製程技術節點。[6]

晶片製程技術節點列表

[編輯]

自1960年代中期晶片商業化量產以來，晶片製程技術也如影隨形的伴隨着發展了大約30餘代：其中每代又包含幾個節點等級，大致可以分為：

代數 技術節點 推出時間 產品樣例
1 50 微米[7][8][9][10] 1960年代初期[7][8][9][11] 仙童公司 µLogic (Micrologic)[7][8][9][11]
2 16/20 微米[7][8][9][12] 1960年代中期至末期[7][8][9] RCA CD4000 series[7][8][9][12]
3 10/12微米[7][8][9][13] 1960年代末期至1970年代初期[7][8][9] 英特爾 Intel 4004[7][8][9][13]
4 7/8微米[7][8][9] 1970年代初期[7][8][9] 英特爾 Intel 1103（英語：Intel 1103）[7][8][9]
5 5/6微米[7][8][9] 1970年代初期至中期[7][8][9] 英特爾 Intel 8080[7][8][9]
6 3/3.5微米 1970年代末期 英特爾 Intel 8085
7 2/2.5微米[14] 1980年代初期[14] 貝爾實驗室 BELLMAC-8 (WE212)（英語：BELLMAC-8）[14]
8 1.3/1.5微米 1980年代初期至中期 英特爾 Intel 80286
9 1/1.2微米 1980年代中期至末期 英特爾 Intel 80386
10 0.75/0.8微米 1980年代末期至1990年代初期 英特爾 Intel 80486
11 0.65/0.7微米[15] 1990年代初期[15] 超威半導體 Am486（英語：Am486）[15]
12 0.5/0.6 微米 1990年代初期至中期 英特爾 奔騰OverDrive P54C
13 0.28/0.35微米 1990年代中期至末期 英特爾 奔騰Pro P54CS
14 0.24/0.25微米 1990年代末期 超威半導體 AMD K6-2
15 0.18/0.22微米 1990年代末期至2000年代初期 超威半導體 AMD Athlon
16 0.13/0.15微米 2000年代初期 英特爾 奔騰M
17 90/110納米 2000年代初期至中期 英特爾 奔騰4
18 65/80納米 2000年代中期 英特爾 奔騰D
19 55/60納米[16] 2000年代中期至末期[16] 三星 DDR2 SDRAM[16]
20 40/45納米 2000年代末期 英特爾 Intel Core i7 Lynnfield
21 38/39納米[17] 2000年代末期至2010年代初期[17] 三星 DDR4 SDRAM[17]
22 32/34納米 2010年初期 英特爾 Westmere
23 28/30納米[18] 2010年初期至中期[18] 高通 高通驍龍 S4[18]
24 20/22 納米 2010年中期 英特爾 Ivy Bridge
25 16/18納米[19] 2010年中期至2017年[19] 三星 1X-nano 動態隨機存取記憶體[19]
26 12/14納米 2014年開始量產 英特爾 Broadwell
27 10/11納米 2016年開始量產 高通驍龍 835
28 7/8 納米 2018年開始量產 蘋果公司 Apple A12 Bionic
29 5/6 納米 2020年開始量產 蘋果公司 Apple A14
30 3/4納米 2023年開始量產 蘋果公司 Apple A17 Pro
31 1.8/2納米 三星[20]和台積電計劃2025年開始量產。[21][22] 未知
32 1/1.4納米 英特爾計劃2029年開始量產。[23] 未知

先進制程和成熟製程

[編輯]

業界對先進制程和成熟製程並無統一定義，最為廣泛應用的有兩個，分別為世界最大晶片市場中國大陸和世界最大半導體生產裝置供應國美國所定：中國大陸對先進和成熟製程之定義較為寬鬆，即28納米及以上的晶片製程為成熟製程，小於28納米的為先進制程。[24][25][26][27][28]如此定義的科學依據是根據晶片設計：當電晶體的尺寸小於25納米以下時，傳統的平面場效應管(planar field effect transistor / planar FET)的尺寸已經無法縮小，所以須採用鰭式場效應電晶體(FinFET)以將場效應管立體化，方能達到更小的製程。第23代28納米製程為能採用平面場效應管，用於大規模商業化量產晶片的最後一代製程，和其他更早更大，均採用平面場效應管的製程，一起被歸入成熟製程。[24][25][26][27][28]

美國對先進和成熟製程之定義較中國大陸為嚴格，即大於18納米的晶片製程為成熟製程，18納米和小於18納米的為先進制程。[29][30][31][32]如此定義的科學依據是根據晶片生產裝置：乾式光刻機即使採用多重曝光技術，也無法達到大規模商業化量產16/18納米晶片所需的良率，因此從第25代16/18納米製程起，必須只能採用濕式光刻機；[33]晶片生產成本和技術難度也隨之大幅增加。美國於2020年代初為扼制中國大陸發展先進晶片製造業，對中國大陸發起的封鎖制裁措施之一，就是禁運斷供16納米邏輯晶片和18納米記憶晶片所需的晶片生產裝置。[29][30][31][32]

參考資料

[編輯]
  1. ^ 1.0 1.1 How Are Process Nodes Defined?. 2021年2月12日 [2024年1月5日]. （原始內容存檔於2024年2月22日） （英語）. 
  2. ^ No More Nanometers – EEJournal. [2024-01-05]. （原始內容存檔於2022-10-06） （英語）. 
  3. ^ Shukla, Priyank. A Brief History of Process Node Evolution. design-reuse.com. [2019-07-09]. （原始內容存檔於2019-07-09） （英語）. 
  4. ^ Hruska, Joel. 14nm, 7nm, 5nm: How low can CMOS go? It depends if you ask the engineers or the economists.... [2024-01-05]. （原始內容存檔於2019-07-09） （英語）. 
  5. ^ Exclusive: Is Intel Really Starting To Lose Its Process Lead? 7nm Node Slated For Release in 2022. wccftech.com. 2016-09-10 [2024-01-05]. （原始內容存檔於2019-07-09） （英語）. 
  6. ^ 中芯国际重点转向N+1及N+2代FinFET工艺，N+1工艺进. 2020年4月1日. （原始內容存檔於2020年4月12日） （簡體中文）. 
  7. ^ 7.00 7.01 7.02 7.03 7.04 7.05 7.06 7.07 7.08 7.09 7.10 7.11 7.12 7.13 7.14 Lojek, Bo. History of Semiconductor Engineering. Springer Science & Business Media. 2007: 330. ISBN 9783540342588 （英語）. 
  8. ^ 8.00 8.01 8.02 8.03 8.04 8.05 8.06 8.07 8.08 8.09 8.10 8.11 8.12 8.13 8.14 Lécuyer, Christophe. Making Silicon Valley: Innovation and the Growth of High Tech 1930-1970.. MIT Press. 2006: 393. ISBN 9780262122818 （英語）. 
  9. ^ 9.00 9.01 9.02 9.03 9.04 9.05 9.06 9.07 9.08 9.09 9.10 9.11 9.12 9.13 9.14 Berlin, Leslie. The Man Behind the Microchip Robert Noyce and the Invention of Silicon Valley. Oxford University Press. 2006: 440. ISBN 9780195311990 （英語）. 
  10. ^ 50 micrometer lithography process. 2021年1月7日. （原始內容存檔於2021年1月7日） （英語）. 
  11. ^ 11.0 11.1 1960: FIRST PLANAR INTEGRATED CIRCUIT IS FABRICATED. 2023年10月24日 [2023年10月24日]. （原始內容存檔於2023年10月24日） （英語）. 
  12. ^ 12.0 12.1 20 µm lithography process. 2023年10月24日 [2023年10月24日]. （原始內容存檔於2018年12月20日） （英語）. 
  13. ^ 13.0 13.1 History of the Intel Microprocessor - Listoid. [2015-04-19]. （原始內容存檔於2015-04-27） （英語）. 
  14. ^ 14.0 14.1 14.2 CPU of the Day: Bell Labs BELLMAC-8 aka the WE212. 2021年1月7日. （原始內容存檔於2021年1月7日） （英語）. 
  15. ^ 15.0 15.1 15.2 The Ultimate AMD 486 Die & Packaging Guide. 2021年1月7日. （原始內容存檔於2021年1月7日） （英語）. 
  16. ^ 16.0 16.1 16.2 Samsung Develops 2Gb Flash Memory Using 60nm Process. 2006年6月30日. （原始內容存檔於2021年1月7日） （英語）. 
  17. ^ 17.0 17.1 17.2 A 1.2V 38nm 2.4Gb/s/pin 2Gb DDR4 SDRAM. 2012年2月23日. （原始內容存檔於2021年1月7日） （英語）. 
  18. ^ 18.0 18.1 18.2 Qualcomm signs UMC, Samsung for 28-nm chips, says report. 2012年7月3日. （原始內容存檔於2021年1月7日） （英語）. 
  19. ^ 19.0 19.1 19.2 Samsung's 18nm DRAM Chips Hit Mass Production. 2016年3月28日. （原始內容存檔於2021年1月7日） （英語）. 
  20. ^ Samsung Foundry: 2nm Silicon in 2025. AnandTech. 2021-10-06 [23 March 2022]. （原始內容存檔於23 March 2022） （美國英語）. 
  21. ^ TSMC roadmap update: N3E in 2024, N2 in 2026, major changes incoming. AnandTech. 2022-04-22 [9 May 2022]. （原始內容存檔於9 May 2022） （英語）. 
  22. ^ TSMC Roadmap Update: 3nm in Q1 2023, 3nm Enhanced in 2024, 2nm in 2025. AnandTech. 2021-10-18 [23 March 2022]. （原始內容存檔於23 March 2022） （美國英語）. 
  23. ^ 1.4 Nanometers by 2029: In Moore We Trust?. 2019年12月11日. （原始內容存檔於2021年1月7日） （英語）. 
  24. ^ 24.0 24.1 国产离子注入设备实现28纳米工艺全覆盖. 2023年6月30日 [2023年10月29日]. （原始內容存檔於2023年10月29日） （簡體中文）. 
  25. ^ 25.0 25.1 成熟制程完善，先进制程稀缺 (PDF). 2023年4月11日 [2023年10月29日]. （原始內容存檔 (PDF)於2023年10月29日） （簡體中文）. 
  26. ^ 26.0 26.1 芯片成熟制程博弈渐酣. 2023年4月20日 [2023年10月29日]. （原始內容存檔於2024年1月13日） （簡體中文）. 
  27. ^ 27.0 27.1 美国选准28nm成熟制程卡中国、产业应用广泛. 2021年6月22日 [2023年10月29日]. （原始內容存檔於2023年10月29日） （簡體中文）. 
  28. ^ 28.0 28.1 芯片成熟制程与先进制程是什么意思？终于有人说明白了. 2022年10月31日 [2023年10月29日]. （原始內容存檔於2023年10月29日） （簡體中文）. 
  29. ^ 29.0 29.1 Commerce Implements New Export Controls on Advanced Computing and Semiconductor Manufacturing Items to the People’s Republic of China (PRC). 2022年10月7日 [2023-10-29]. （原始內容存檔於2024-03-10） （英語）. 
  30. ^ 30.0 30.1 IDTechEx: The Impact of Newly Added US Sanctions on the Chinese Semiconductor Sector. 2022年10月18日 （英語）. 
  31. ^ 31.0 31.1 Semiconductor Industry: US Announces Additional Regulations on Semicon Exports to China. 2022年10月11日 [2023年10月29日]. （原始內容存檔於2023年10月29日） （英語）. 
  32. ^ 32.0 32.1 Commerce Adds Limits on Exports of Chip Tech to China. 2022年10月11日 [2023年10月29日]. （原始內容存檔於2023年10月29日） （英語）. 
  33. ^ 浸潤式微影之父林本堅蝸居鞋盒辦公室作育人才. 2022年9月11日 [2023年10月29日]. （原始內容存檔於2023年10月29日） （繁體中文）. 
取自 "https://zh.wikipedia.org/w/index.php?title=芯片制程技术节点&oldid=82990614"