跳至內容

微架構

本頁使用了標題或全文手工轉換
維基百科，自由的百科全書
Intel Core的微架構

微架構（英語：microarchitecture），也被叫做計算機組織，微架構使得指令集架構（ISA）可以在處理器上被執行。指令集架構可以在不同的微架構上執行。 計算機結構是一門探討微架構與指令集兩者互動的一門學問。

和指令集架構的關係

[編輯]

指令集架構是指在處理器內被處理的程式，指令集架構為組合語言的設計師和編譯器所見。指令集架構包含execution model，暫存器，位址以及資料格式。微架構包含處理器內部的構成以及這些構成起來的部分如何執行指令集架構。微架構通常被表示成流程圖，以描述機器內部元件的連結狀況，從一個閘或是暫存器，到算術邏輯單元（ALU）。圖上分布著資料路徑（可以顯示資料在微架構的位置）以及控制路徑（顯示資料該被什麼指令所處理）。

每個微架構的的元件都被表示成藉數個邏輯閘所建構而成的工具。每個邏輯閘都被表示成藉電晶體建構成的零件。擁有不同微架構的機器可能擁有相同的指令集架構，因此可以執行相同的程式。由於半導體科技的進步，新型的處理器可以以較快的速度執行相同的指令集架構。

微架構的概念

[編輯]
Intel 80286微架構

現時，管線資料路徑是微架構中最常被使用的資料路徑。這種作法也被普遍的用於微處理器，微控制器，以及數位訊號處理器。管線的結構允許多個指令在同一時間執行，不同的指令在微架構不同的位置執行。管線分有好幾個不同的階段（stage），這些階段是微架構的基礎。這些階段包含取指令，解碼，執行指令，以及將資料寫回。一些結構還包含其他階段，像是對記憶體做存取的動作。管線是微架構其中一項主要的工作。執行單元也是微架構的基本元件。執行單元包含算術邏輯單元（ALU），浮點運算器（FPU），load/store單元，分支預測，以及SIMD。這些單元在處理器內進行計算。執行單元的數量，他們的延遲（記憶體存取資料的時間）及吞吐量（將資料存到或是讀取出記憶體的速度）影響微架構的效能。



指令週期

[編輯]
主條目：指令週期

所有的中央處理器，微處理器藉由以下的步驟來執行程式：

  1. 讀取指令並將其解碼
  2. 找到需要用到的資料以執行指令
  3. 執行指令
  4. 將結果寫回

指令週期將會不斷循環，直到電力用盡。

執行速度

[編輯]

上面的步驟看起來簡單，但階層記憶體使這些步驟變得複雜，階層記憶體包含快取，主記憶體，以及非揮發性的記憶體，例如硬碟（這是指令和資料儲存的地方），總是比處理器處理資料的速度慢。步驟（2）常常導致lengthy（在CPU內）delay，這種延遲是在資料通過匯流排時產生。一直以來，一個不變的目標是在同一時間內執行更多指令，以提升程式執行的效率。這導致邏輯和電路設計變得更複雜。一開始，只有大型電腦和超級電腦使用這種技術，因為這種技術需要大量的電路。當半導體產業發展起來後，這樣的技術被加裝在單一的半導體晶片上。詳見摩爾定律（積體電路可容納的電晶體數量，每二年增加一倍）。

指令集的選擇

[編輯]

指令集從過去以來不斷的變化，從一開始的簡單到後來的複雜。最近，load-store結構，VLIW以及EPIC是最普遍的指令集。結構處理data parallelism的方法包括SIMD以及向量。一些指令集，例如CISC；多早期的裝置使用"CISC"。

然而，對指令集架構的選擇可能會對實作高效能的機器產生大的影響。發展RISC處理器是一個好的策略，可以將指令給簡化。這樣的指令容易在管線內被擷取，解碼與執行，由於指令頻繁的被使用，快取便被頻繁的使用，這樣就使記憶體存取的時間降低。

管線(pipeline)

[編輯]
主條目：指令管線化

在目前，能夠最有效的提升效能的方法就是管線。早期的處理器是等一個指令執行完所有步驟後，然後才輪到下一個指令執行。大部分的電路在某一個步驟結束後就處在閒置的狀態，例如，對指令進行解碼的電路在指令進入執行階段後就處於閒置狀態。

管線化的電路藉由允許多個指令在同一時間，在電路上不同的位置進行不同的工作。例如，處理器可以在最後一個指令等待結果寫回時對另一個指令解碼。這使得處理器在同一時間可以處理四個指令，使處理器的效能增加了四倍。

RISC藉由將每個階段分割清楚並讓每個階段都花費一樣的時間執行來讓管線變小和變得容易建構—每個階段花費1個cycle的時間。處理器使用了有如工廠管線的設計，當指令由一邊進來的同時就有另一個指令從另一邊出去。由於RISC管線是降低複雜度的設計，使得管線核心跟指令快取可以被裝置在同一個晶片內，這是精簡指令集較為快速的原因。早期的裝置，例如SPARC和MIPS比Intel和Motorola的CISC還快10倍。

幾種典型的微架構

[編輯]

Intel

[編輯]

AMD

[編輯]
主條目：AMD CPU微架構列表
  • K5 - AMD的首個原創微架構。K5基於Am29000的微架構，並且添加了一個x86的解碼器。即使這個設計的原理和Pentium Pro相同，而實際效能更像是Pentium。
  • K6 - K6並非基於K5,而是基於當時已經被AMD所收購了的NexGen所設計的Nx686處理器，K6的針腳相容Intel Pentium。
    • K6-2微架構 - 增加了3DNow! SIMD指令集。
    • K6-III微架構 - 有3級快取，64KB L1一級快取，256KB L2二級全速快取，最高可達2MB的主機板裝載（motherboard mounted）L3三級快取。
  • K7 - 是AMD Athlon和Athlon XP的微架構。
  • K9 - 被取消。
  • K10微架構 - 代號為Barcelona ,是AMD系列的第十代微架構，最多內建四個核心，共享Level 3 Cache第三級快取，128位元浮點單元，支援AMD-V Nested Paging Virtualization和HyperTransport 3.0。
  • Bulldozer - 是繼K10之後，使用AMD M-SPACE模組化設計方法（modular design methodology）的微架構。Bulldozer是為功耗在10W至100W類別的處理器而設計，應用了XOP，FMA和CVT16指令集，並且部分產品整合了GPU核心（AMD APU）。

微架構的發展方向

[編輯]

參考文獻

[編輯]
  • 《電腦科學技術百科全書》（第二版）. 作者：張效祥. 出版社：清華大學出版社,2005年. ISBN：7302105944, 9787302105947

參見

[編輯]
取自「https://zh.wikipedia.org/w/index.php?title=微架構&oldid=84691633」